- 相關推薦
分層結構高速數字信號處理系統(tǒng)的設計與應用
摘要：介紹了一種具有分層結構的高速數字信號處理嵌入式系統(tǒng)，該系統(tǒng)中的不同層次完成了具有不同實時性要求與復雜程度的任務。詳術了基于TMS320VC33的嵌入式系統(tǒng)的實現過程及關鍵技術，最后給出了幾個典型的應用實例。目前，DSP應用系統(tǒng)的研發(fā)一般都需要昂貴的專扇開發(fā)系統(tǒng)，而且大多是功能與用途特殊的產品且批量小，其成本主要花在長時間研發(fā)上。對于民品，時間就是市場占有率和金錢；對于軍品，時間就是戰(zhàn)斗力和生命。分層結構高速數字信號處理嵌入式系統(tǒng)的硬件和軟件都在很大程度上具有通用性，極大地降低了這一類產品的研發(fā)難度與研發(fā)周期。
1 系統(tǒng)組成
1．1 設計思路
一個工業(yè)測控儀表產品首先需要友好的人機界面、實時的數據采集與控制及準實時的高速數字信號處理。DSP專用芯片雖然具有強大的數字信號處理功能，但若用于人機界面設計將事倍功半，若用于強實時控制則極易被一個簡單任務耗盡資源。因此，系統(tǒng)的最佳設計方案是：采用體積小、結構緊湊可靠的PCI04工控機實現人機界面，以高速DSP芯片進行準實時數字信號處理，而強實時信號處理任務由復雜可編程邏輯器件(CPLD)和專用芯片(ASIC)完成。
1．2 分層式的系統(tǒng)結構
根據以上思路，系統(tǒng)宜采用分層式結構，如圖1所示。其中，自定義系統(tǒng)總線(類似于GPIB總線)及接口模塊實現主機(層次一)對多個信號處理模塊(層次二、三)的監(jiān)控，基于16位ISA并行接口的設計細節(jié)參見參考文獻[2]。對于監(jiān)控主機，在通過了調試階段后，可以用單片機替代之以進一步減小體積重量，降低成本。在信號處理器模塊中，DSP芯片及其RAM與EPROM組成的最小系統(tǒng)構成第二層次，其硬件／軟件都具有通用性。真正與具體產品特定功能有關的是第三層次，它是由CPLD、ASIC芯片或級聯工作的從處理器構成的應用硬件模塊。隨著軟件無線電技術與器件的發(fā)展，非通用性功能越來越趨向．于用軟件實現，而應用硬件模塊則主要是高速CPLD、偏速模／數轉換器及數／模轉換器。因此第三層次也具有一定的通用性。
1．3 系統(tǒng)的特點
系統(tǒng)結構分層次后變得比較靈活，便于擴展。對于多通道并行數據處理，如材料分選，可采用多個信號處理器并聯結構；對于單通道高速數據處理，
如雷達脈沖信號分選，可采用多個處理器級聯結構。 分層結構系統(tǒng)的功能強大。第三層次可以處理納秒級事件，如高速脈沖信號的瞬態(tài)參數測量；第二層次可以處理微秒、毫秒級事件，如數字濾波及高精度參數估計算法的實現；第一層次可以處理非實時但較復雜，的事件，如實現圖形用戶界面、存盤打印、數據庫管理以及網絡功能等。
第一、二層次在硬件上有完全的通用性，數字信號處理器的基本輸入輸出軟件(DSP-BIOS)及其對應的主機接口軟件也基本上具有完全的通用性，可編程器件的充分利用還可使第三層次在硬件上具有一定的通用性。因此，采用這種結構開發(fā)后續(xù)產品時，研發(fā)工作將越來越容易而且迅捷。
2 硬件／軟件協同設計過程
將上述具有通用性與分層結構的高速數字信號處理系統(tǒng)應用于具體產品設計時，首先要對硬件／軟件功能進行合理的劃分，這實際上是一個硬件／軟件協同設計的過程，如圖2所示。
第一步，確定應用系統(tǒng)具體功能及性能指標要求。
第二步，應用獨立于任何硬件／軟件的功能性規(guī)格方法對系統(tǒng)進行描述，如有限態(tài)自動機(FSM)、統(tǒng)一化的規(guī)格語言(CSP、HDLs、C、…)或其它基于圖形的表示工具。其作用是對硬件／軟件統(tǒng)一表示，便于進行功能的劃分和綜合。
第三步，從系統(tǒng)功能要求和限制條件出發(fā)，依據一定的算法，進行硬件／軟件的功能劃分。
第四步，對劃分結果作出評估。一種是性能評估(A)，另一種是對硬件／軟件綜合后的系統(tǒng)依據指令級評價參數作出評估(B)。如果評估結果不滿足要求，需重復第三步，重新劃分硬件／軟件的功能，直至獲得一個最佳的硬件／軟件實現為止。
一個大的科研項目都需要多所做人分工協作，以上所述實際上也是總體上為硬件組與軟件組所做的任務分配。在進行硬件系統(tǒng)基本功能調試的同時，軟件組可以編寫人機界面程序、數據庫操作程序、模擬數據與處理的脫機版程序。由于用規(guī)格語言對實際硬件／軟件功能描述存在失真情況，設計階段的硬件／軟件功能劃分也難免有不合理之處，但這可在聯機調試中得以修正。
3 關鍵技術
本文用TI公司的高速處理器芯片TMS320VC33實現通用數字信號處理嵌入式系統(tǒng)。
3．1 DSP-BIOS設計
DSP-BIOS軟件是實現數字信號處理嵌入式系統(tǒng)通用性的關鍵所在。TMS320VC33在微處理器(μP)模式下，復位后即運行DSP-BIOS軟件；如在微計算機(MP)模式下，復位后運行其內部固化的Boot-Loader程序，然后從外部低速RAM或串口讀取DSP-BIOS軟件并調入片內高速CACHE進行全速運行。
一個通用DSP-BIOS軟件應具有以下功能：
· DSP的初始化；
· 最小系統(tǒng)硬件的自檢；
· 與上位機的通信；
【分層結構高速數字信號處理系統(tǒng)的設計與應用】相關文章：
基于分層體系結構的移動核心網組網設計03-02
VHDL在高速圖像采集系統(tǒng)中的應用設計03-18
結構設計中幾個概念的理解與應用03-07
分層教學模式對高職英語教育的應用03-26
淺談CAD軟件應用與建筑結構設計03-19