- 相關(guān)推薦
一種基于軟件無(wú)線電的通用調(diào)制器的設(shè)計(jì)和實(shí)現(xiàn)
摘要：介紹一種基于軟件無(wú)線電的通用調(diào)制器的設(shè)計(jì)方法，給出了總體設(shè)計(jì)方案，說(shuō)明了系統(tǒng)功能在DSP與FPGA之間的劃分及系統(tǒng)的工作流程，關(guān)鍵部分的硬件實(shí)現(xiàn)方法和軟件設(shè)計(jì)，給出了測(cè)量結(jié)果。上世紀(jì)９０年代發(fā)展起來(lái)的軟件無(wú)線電ＳＤＲ（Ｓｏｆｔｗａｒｅ Ｒａｄｉｏ／Ｓｏｆｔｗａｒｅ－Ｄｅｆｉｎｅｄ Ｒａｄｉｏ）的基本思想是：構(gòu)造一個(gè)具有開(kāi)放性、標(biāo)準(zhǔn)化、模塊化的通用硬件平臺(tái)，將各種功能用軟件完成。這是一種全新的思想，它一經(jīng)提出就受到了廣泛的重視。但是，到目前為止，各國(guó)對(duì)軟件無(wú)線電的研究還非常有限。由于軟件無(wú)線電實(shí)現(xiàn)的前提是高度數(shù)字化，而現(xiàn)階段的器件水平還不能達(dá)到要求，同時(shí)軟件無(wú)線電的設(shè)計(jì)還缺乏統(tǒng)一標(biāo)準(zhǔn)，因而只能利用軟件無(wú)線電的思想，根據(jù)系統(tǒng)要求，對(duì)其結(jié)構(gòu)適當(dāng)調(diào)整，進(jìn)行系統(tǒng)設(shè)計(jì)。
本文采用可編程器件和專(zhuān)用器件相結(jié)合的設(shè)計(jì)方法和分層的設(shè)計(jì)思想，給出了一種基于軟件無(wú)線電的通用調(diào)制器的設(shè)計(jì)和實(shí)現(xiàn)方法，并給出了系統(tǒng)的測(cè)試結(jié)果。
１ 總體設(shè)計(jì)方案
１．１ 總體方案框圖
通用調(diào)制器總體方案框圖如圖１所示。
系統(tǒng)使用的主要器件有四個(gè)：通用ＤＳＰ、可編程邏輯器件（ＦＰＧＡ）、可編程數(shù)字上變頻器和Ｄ／Ａ變換器。其中的兩個(gè)主要芯片：通用ＤＳＰ和ＦＰＧＡ均為通用可編程器件。這樣，在系統(tǒng)設(shè)計(jì)時(shí)，存在著通用器件的功能定義問(wèn)題。為了使系統(tǒng)的功能在器件之間進(jìn)行合理的分配，充分、有效地利用芯片資源，并使系統(tǒng)設(shè)計(jì)簡(jiǎn)單、清晰，在軟件無(wú)線電體系結(jié)構(gòu)的基礎(chǔ)上采用了分層的設(shè)計(jì)方法，將系統(tǒng)的結(jié)構(gòu)分為三層：接口層、配置層和處理層。
（１）接口層
接口層用來(lái)與外界通信，控制整個(gè)系統(tǒng)的工作模式。接口采用ＤＳＰ的主機(jī)并口（ＨＰＩ）。圖１所示的外部控制器為ＰＣ機(jī)，即ＰＣ機(jī)的并口與ＤＳＰ的ＨＰＩ口相連并通信，將系統(tǒng)工作模式的控制參數(shù)傳遞給ＤＳＰ。需要指出：任意帶并口通信方式的器件或儀器均可代替ＰＣ機(jī)，控制系統(tǒng)的工作模式。
（２）配置層
配置層用來(lái)給處理層配置參數(shù)，由通用ＤＳＰ完成。ＤＳＰ根據(jù)其主機(jī)并口接收到的控制參數(shù)調(diào)用相應(yīng)的程序，計(jì)算出配置層所需要的各個(gè)參數(shù)值，并產(chǎn)生相應(yīng)的時(shí)序信號(hào)，將計(jì)算結(jié)果配置給可編程器件ＦＰＧＡ和 數(shù)字上變頻器。
（３）處理層
處理層由ＦＰＧＡ、數(shù)字上變頻器和Ｄ／Ａ轉(zhuǎn)換器組成。當(dāng)ＦＰＧＡ和數(shù)字上變頻器的參數(shù)配置完后，處理層脫離配置層單獨(dú)工作。由ＦＰＧＡ產(chǎn)生對(duì)應(yīng)特定比特流、特定調(diào)制方式的Ｉ、Ｑ信號(hào)，并產(chǎn)生特定的時(shí)序信號(hào)將Ｉ、Ｑ信號(hào)寫(xiě)入數(shù)字上變頻器完成調(diào)制過(guò)程，再由Ｄ／Ａ轉(zhuǎn)換器將數(shù)字信號(hào)變?yōu)槟M已調(diào)信號(hào)輸出。
１．２ 系統(tǒng)的工作過(guò)程
系統(tǒng)的工作過(guò)程和圖２所示。
系統(tǒng)的初始狀態(tài)是ＤＳＰ等待主機(jī)接口（ＨＰＩ）中斷。當(dāng)ＤＳＰ接收到主機(jī)接口中斷后，調(diào)用中斷程序。這個(gè)中斷程序?qū)⑹梗模樱袌?zhí)行以下幾步：
（１）首先將ＤＳＰ的ＸＦ腳置高，這個(gè)信號(hào)變低可以使處理層退出工作狀態(tài)，進(jìn)入?yún)?shù)配置狀態(tài)，同時(shí)放棄總線，并使ＤＳＰ獲得總線控制權(quán)；
（２）ＤＳＰ從主機(jī)并口接收控制系統(tǒng)工作模式的有關(guān)參數(shù)；
（３）ＤＳＰ計(jì)算處理層需要的各項(xiàng)參數(shù)；
（４）ＤＳＰ將參數(shù)寫(xiě)入處理層相應(yīng)的地址；
（５）ＤＳＰ將ＸＦ腳置低，放棄總線控制權(quán)，并使處理層接管總線，進(jìn)入工作狀態(tài)。
（６）ＤＳＰ重新進(jìn)入等待主機(jī)接口中斷狀態(tài)。系統(tǒng)隨時(shí)可以根據(jù)需要改變工作模式，重新配置參數(shù)。
２ 硬件實(shí)現(xiàn)
系統(tǒng)的硬件結(jié)構(gòu)比較簡(jiǎn)單，與總體方案框圖的結(jié)構(gòu)基本相同。主要器件有：ＴＩ公司的ＤＳＰ芯片ＴＭＳ３２０ＶＣ５４０２、ＡＬＴＥＲＡ公司的ＦＰＧＡ芯片ＥＰＦ１０Ｋ３０ＲＣ２４０、ＨＡＲＲＩＳ公司的數(shù)字上變頻器ＨＳＰ５０２１５和Ｄ／Ａ轉(zhuǎn)換器ＨＩ５７４１。
２．１ 接口設(shè)計(jì)
本設(shè)計(jì)充分考慮了系統(tǒng)與外界接口的設(shè)計(jì)?熏使系統(tǒng)具有很好的開(kāi)放性和靈活性。
ＴＭＳ３２０ＶＣ５４０２的８－ｂｉｔ并行主機(jī)接口包含了許多控制信號(hào)線，使得它可以通過(guò)兩個(gè)觸發(fā)器與２５針的并口直接相連。外部的設(shè)備或器件可以通過(guò)這個(gè)并口方便地控制系統(tǒng)的工作模式和狀態(tài)。
在ＥＰＦ１０Ｋ３０的內(nèi)部邏輯設(shè)計(jì)中，有一個(gè)隨機(jī)比特流產(chǎn)生模塊，在這個(gè)模塊中也設(shè)計(jì)了比特流信號(hào)的輸入接口，使系統(tǒng)既可以對(duì)自身產(chǎn)生的比特流進(jìn)行調(diào)制，也可以對(duì)外部輸入的比特流進(jìn)行調(diào)制。
另外，在ＥＰＦ１０Ｋ３０和ＨＳＰ５０２１５的參考時(shí)鐘輸入引腳也設(shè)計(jì)了外部接口，通過(guò)這些接口可以用外部時(shí)鐘信號(hào)方便地控制系統(tǒng)工作的參考時(shí)鐘，適應(yīng)用戶(hù)的需求。
２．２ 總線控制
總線控制包括兩個(gè)方面：總線的電平轉(zhuǎn)換和總線控制權(quán)交接。
由于ＨＳＰ５０２１５和ＥＰＦ１０Ｋ３０均為＋５Ｖ ＴＴＬ器件，而ＴＭＳ３２０ＶＣ５４０２的管腳為＋３Ｖ ＴＴＬ電平，因而需要進(jìn)行電平轉(zhuǎn)換。所使用的芯片為帶三態(tài)輸出的電平轉(zhuǎn)換芯片ＳＮ７４ＬＳ１６２４４和ＳＮ７４ＬＳ１６２４５。前者為單向芯片，用于地址總線；后者為雙向芯片，用于數(shù)據(jù)總線。
從圖１可以看出，系統(tǒng)某些信號(hào)線存在著復(fù)用的問(wèn)題。這些信號(hào)線包括：ＨＳＰ５０２１５的數(shù)據(jù)、地址總線和寫(xiě)控制信號(hào)線ＷＲ。它們同時(shí)與Ｄ
【一種基于軟件無(wú)線電的通用調(diào)制器的設(shè)計(jì)和實(shí)現(xiàn)】相關(guān)文章：
基于minigui的網(wǎng)真機(jī)界面的實(shí)現(xiàn)08-05
都市頻道制作網(wǎng)的設(shè)計(jì)與實(shí)現(xiàn)05-29
基于勝任力的企業(yè)個(gè)體績(jī)效管理流程設(shè)計(jì)06-03
基于ＣＳ管理的房地產(chǎn)企業(yè)開(kāi)發(fā)設(shè)計(jì)06-04
基于PLC的斷路器型式試驗(yàn)系統(tǒng)設(shè)計(jì)03-10
基于web的異地并行設(shè)計(jì)與制造系統(tǒng)研究06-02
城市旅游網(wǎng)站的設(shè)計(jì)與實(shí)現(xiàn)論文（精選6篇）05-07
企業(yè)知識(shí)管理的實(shí)現(xiàn)技術(shù)和工具的電商論文05-02
基于電話網(wǎng)絡(luò)的熱網(wǎng)遠(yuǎn)程控制系統(tǒng)設(shè)計(jì)05-11