- 相關推薦
嵌入式MPEG—4解碼系統(tǒng)的設計與實現(xiàn)
摘要：介紹了一種嵌入式高圖像質(zhì)量的MPEC—4視頻流解碼系統(tǒng)。該系統(tǒng)以嵌入式Linux作為操作系統(tǒng)，采用硬解碼方式，把IDE接口設備或網(wǎng)絡端口輸入的MPEC—4視頻碼流(ES、PS和TS)轉(zhuǎn)換成PAL／NTSC制式的電視信號輸出。重點討論了系統(tǒng)控制和MPEG—4解碼部分的設計。隨著通信和網(wǎng)絡技術的飛速發(fā)展，多媒體及其視頻流應用越來越廣泛，同時用戶也對視頻傳輸速率和圖像質(zhì)量有更高的要求，MPEG-4標準適時地解決了多媒體壓縮存儲和傳輸?shù)膯栴}。但是目前多數(shù)播放器都是在PC機上運行，應用范圍受到很大限制。研究和開發(fā)一種嵌入式的MPEG-4解碼系統(tǒng)終端具有重要的現(xiàn)實意義和實用價值。
MPEG-4標準是由國際運動圖像專家組于2000年10月公布的一種面向多媒體應用的視頻壓縮標準。它采用了基于對象的壓縮編碼技術，在編碼前首先對視頻序列進行分析，從原始圖像中分割出各個視頻對象，然后再分別對每個視頻對象的形狀信息、運動信息、紋理信息單獨編碼，并通過比MPEG-2更優(yōu)的運動預測和運動補償來去除連續(xù)幀之間的時間冗余。其核心是基于內(nèi)容的尺度可變性(Content-based scalability)，可以對圖像中各個對象分配優(yōu)先級，對比較重要的對象用高的空間和時間分辯率表示，對不甚重要的對象(如監(jiān)控系統(tǒng)的背景)以較低的分辯率表示，甚至不顯示。因此它具有自適應調(diào)配資源能力，可以實現(xiàn)高質(zhì)量低速率的圖像通信和視頻傳輸。
圖1
MPEG-4以其高質(zhì)量、低傳輸速率等優(yōu)點已經(jīng)被廣泛應用到網(wǎng)絡多媒體、視頻會議和多媒體監(jiān)控等圖像傳輸系統(tǒng)中。目前國內(nèi)外大部分成熟的MPEG-4應用均為基于PC層面的客戶端和服務器模式，應用在嵌入式系統(tǒng)上的并不多，且多數(shù)嵌入式MPEG-4解碼系統(tǒng)大多使用商業(yè)的嵌入式操作系統(tǒng)，如Windows CE、VxWorks等，成本高、靈活性差。如以嵌入式Linux作為操作系統(tǒng)不僅開發(fā)方便，且可以節(jié)約成本，并可以根據(jù)實際情況進行裁減，占用資源少、靈活性強，網(wǎng)絡性能好，適用范圍更廣。
下面詳細地介紹此嵌入式MPEG-4解碼系統(tǒng)的設計原理、硬件和軟件組成。
1 系統(tǒng)設計原理
系統(tǒng)設計包括硬件和軟件。硬件主要分控制系統(tǒng)、MPEG-4解碼系統(tǒng)、輸入數(shù)據(jù)源三部分。數(shù)據(jù)源可以是IDE接口設備(如硬盤)或網(wǎng)絡端口�？刂葡到y(tǒng)對系統(tǒng)各部分進行監(jiān)測和控制、完成數(shù)據(jù)流的傳輸?shù)�。如圖1所示，它主要由主控芯片、Flash和SRAM組成。主控芯片通過PCI總線控制系統(tǒng)其他模塊，是控制系統(tǒng)的核心；Flash里固化嵌入式Linux操作系統(tǒng)，存放應用軟件和備份數(shù)據(jù)；SDRAM作為內(nèi)存供系統(tǒng)運行使用。MPEG-4硬件解碼系統(tǒng)采用硬解碼方式，負責將輸入的MPEG-4數(shù)據(jù)流解碼成普通的電視信號，其核心是解碼芯片。為解決數(shù)據(jù)流不穩(wěn)定的問題，解碼芯片通常使用SDRAM進行數(shù)據(jù)緩沖才可以保證正常解碼過程，解碼芯片的輸出數(shù)字音頻、視頻數(shù)據(jù)還要經(jīng)數(shù)模轉(zhuǎn)換器(DAC)轉(zhuǎn)換成模擬電視圖像信號和聲音信號。解碼芯片通過I2C總線發(fā)送指令配置音、視頻數(shù)模轉(zhuǎn)換器。整個系統(tǒng)框圖如圖1所示。
圖2
軟件主要包括嵌入式Linux移植、解碼驅(qū)動和應用程序編寫。嵌入式Linux移植到由主控芯片F(xiàn)lash控制器控制的Flash里，操作系統(tǒng)程序文件分成五個主要部分：bootloader、kernel、ramdisk、usr和boot_param，分別放在Flash內(nèi)的五個模塊中。根據(jù)不同模塊的具體功能采用不同的文件方式：bootloader、kernel、ramdisk和boot param，開發(fā)好后不需要動態(tài)改變，且容量小，使用節(jié)省空間的ROMFS只讀文件系統(tǒng)，usr模塊內(nèi)容較多并需要進行讀寫操作，要使用支持動態(tài)擦寫保存的JFFS文件系統(tǒng)。
2 系統(tǒng)硬件設計
系統(tǒng)的硬件設計主要分三部分：數(shù)據(jù)源接口設計、控制系統(tǒng)設計和解碼系統(tǒng)設計。數(shù)據(jù)流先要從數(shù)據(jù)源經(jīng)數(shù)據(jù)源接口送至PCI總線，此系統(tǒng)數(shù)據(jù)源接口為PCI總線上的PCI／IDE橋芯片和網(wǎng)絡控制芯片。這部分采用通用的電路，本文不做詳細介紹。
2．1 控制系統(tǒng)設計
控制系統(tǒng)調(diào)配系統(tǒng)資源、控制系統(tǒng)各個部分以及數(shù)據(jù)流的傳輸。主控芯片采用東芝公司的TMPR4925XB-200。它是一款64位MIPS，內(nèi)部集成了NAND Flash控制器(FlashC)、32位PCI總線控制器(PCIC)、4通道DMA控制器、4通道SDRAM控制器(SDRAMC)、外部總線控制器(EBUSC)、外部總線接口(E—BUSI)以及2個通用串口等，并通過內(nèi)部總線對它們分別進行控制。其工作主頻200MHz，處理速度快，功能強，性價比高，能很好滿足嵌入式Linux系統(tǒng)的需求。
圖3
MIPS通過內(nèi)部的FlashC和SDRAMC實現(xiàn)對外圍Flash和SDRAM的控制，其中SDRAM的數(shù)據(jù)地址線要與外部總線控制接口(EBUSI)連接，F(xiàn)lash的數(shù)據(jù)地址線連接到對應的FlashC的數(shù)據(jù)地址端口。MIPS通過PCI總線控制器(PCIC)控制其他PCI接口設備，其控制原理圖如圖2所示。
2．2 MPEG-4解碼系統(tǒng)設計
解碼系統(tǒng)實現(xiàn)MPEG-4硬解碼，將PCI總線傳來的視頻碼流轉(zhuǎn)換成電視信號輸出。此部分關鍵是解碼芯片選擇及相關電路的設計。解碼芯片采用Vweb公司的VW2010 A／V／S編解碼芯片，它可以實現(xiàn)MPEG—1、MPEG-2、MPEG-4和H．263的視頻編解碼，可以編恒速碼流或變速碼流，碼流速率為22．5kbps～15Mbps，編解碼能同時進行，可實現(xiàn)Codec、轉(zhuǎn)碼功能，還可以進行MP3、AAC、AC-3和G7xx等多種格式的音頻編解碼。
VW2010有PCI、GPIO、I2S和CDI等多種數(shù)據(jù)接口，解碼輸入端口有兩個：Host／PCI port和CDI(CompressData Input)port CDI port還分串行和八位并行兩種輸入方式。解碼原理圖如圖3所示。
【嵌入式MPEG—4解碼系統(tǒng)的設計與實現(xiàn)】相關文章：
多路MPEG-4監(jiān)控系統(tǒng)的設計與實現(xiàn)03-18
面向網(wǎng)絡測試的嵌入式系統(tǒng)設計與實現(xiàn)03-07
嵌入式現(xiàn)場智能顯示系統(tǒng)的設計與實現(xiàn)03-07
MPEG-4視頻數(shù)字水印技術的設計與實現(xiàn)03-18
基于Winodws CE的嵌入式網(wǎng)絡監(jiān)控系統(tǒng)的設計與實現(xiàn)03-18
基于Web的嵌入式數(shù)控系統(tǒng)實現(xiàn)03-07
基于嵌入式PC的PIII計算機系統(tǒng)設計與實現(xiàn)03-07