TM1300 PCI-XIO口的UART和USB接口設計

TM1300 PCI-XIO口的UART和USB接口設計

摘要：以Philips公司的多媒體數字信號處理器TM1300的硬件核心平臺，通過TM1300芯片的PCI-XIO口，經UART芯片ST16C550實現串行通信接口，經USB接口芯片USBN9604實現USB接口，設計方案簡潔。實際測試結果表明，通信接口工作穩定。

引言

Trimedia集成電路是Philips公司新近推出的針對多媒體應用的一種高性能DSP，它能夠進行高質量的視頻和音頻處理。TM1300是Trimedia系列產品之一，它的核心是32位處理器，能夠進行32位線性尋址，尋址能力可達4GB，含有128個通用寄存器。Tm1300核心處理器采用的是VLIW（超長指令字）結構，可以在每一時鐘周期內同時進行5個操作，VLIW結構還可以減少處理器的工作量。TM1300支持16KB的數據高速緩存和32KB的指令高速緩存，并且數據高速緩存是雙端口的，允許同時雙向接入。

TM1300有別于一般的通用DSP，它有專門的視頻接口、音頻接口和PCI、SSI（同步串行接口）等豐富的外設接口。在本設計前，已經利用TM1300上的SSI接口實現了UART（Universal Asynchronous Receiver and Transmit）接口板和E1接口板，利用片上PCI接口實現了以太網接口，并實現了PSTN、DDN和以太網上的視頻傳輸。本文改進了參考文獻中的URAT實現方案，利用TM1300的PCI-XIO接口實現串行通信接口和USB接口，系統框圖如圖1所示。

1 硬件設計

TM1300集成了一個符合PCI 2.1的PCI接口，總線數據寬度為32位，最高時鐘頻率可達33MHz，峰值吞吐率可達132MB/s。TM1300還通過XIO總線控制器在PCI接口上擴展了一個XIO接口。通過XIO接口，TM1300可以方便實現對8位簡單外設的無縫連接。本文設計的硬件實現主要就是基于XIO接口，下面將對其進行詳細介紹。

圖2

1.1 TM1300 PCI-XIO接口的工作機制

PCI-XIO總線提供了TM1300與普通PCI外設和簡單8位外設的無縫混合連接。它提供以下特性：

*完全的PCI 2.1特性（32位，33MHz）;

*簡單的非復用8位數據，24位地址XIO總線，支持68K、X86控制信號；

*內部或外部可編程時鐘源；

*0～7個可編程等待周期以適應慢速XIO設備；

*支持單字節讀寫和DMA讀寫。

圖3

圖2是PCI-XIO總線系統示意圖，可以看出，XIO總線控制器作為PCI總線上的一個特殊設備工作，通過復用PCI信號線，實現簡單8位設備的標準接口。XIO總線控制器作為XIO總線的“代理”，在XIO總線操作進行時負責為PCI總線接口單元（BIU）產生PCI_DEVSEL信號，當收到BIU的PCI_IRDY信號時，它使能PCI_INTB信號，可以作為所有XIO設備的全局片選信號。它還重新配置了PCI的32位地址/數據線，將低24位作為XIO總線的地址線，高8位作為XIO總線的數據線。

PCI-XIO總線控制器包括一個可編程的MMIO寄存器：XIO_CTL。其中使能位（7）為1時，允許XIO總線操作；高6位（31：26）定義了XIO空間的基地址；時鐘頻率位（4：0）用來定制內部時鐘；等待狀態（10：8）用來支持慢速外部XIO設備操作。

TM1300初始化后，PCI-XIO總線默認為普通PCI模式。若MMIO里XIO-CTL寄存器的使能位被置位，并且TM1300尋址到XIO地址空間，XIO總線控制器就被激活。

從圖2可以看出，TM1300利用PCI BIU訪問XIO總線，TM1300訪問XIO總線的地址格式如圖3所示。

由圖3可見，24位16MB地址空間的XIO總線映射到16MB PCI（4字節）地址空間。XIO總線上一次字節的讀寫對應于PCI總線上的一次字讀寫。圖4是TM1300訪問XIO總線使用的數據格式，向XIO總線寫一個字節時，PCI BIU在PCI寫操作的數據相，向XIO總線控制器寫4字節，但低24位（bit23:0）被忽略，對應的PCI_BYTE_ENABLE信號無線；從XIO總線讀1字節時，XIO總線控制器在PCI讀操作的數據相，向PCI BIU發送4字節，其中高8位（bit31:24）是從XIO總線的數據線上讀到的數據，低24位（bit24:0）返回這次讀操作的XIO總線地址。

在XIO邏輯激活期間，PCI-XIO接口把PCI中斷信號PCI_INTB復用為XIO總線全局使能信號CS；把PCI的命令/比特使能信號PCI_C/BE0和PCI_C/BE1分別復用為XIO總線的讀使能信號RD和寫使能信號WR；把PCI/C_BE2復用為數據鎖存信號，用于地址線與數據線復用的環境；PCI的時鐘信號PCI_CLK可在XIO總線操作期間為PCI總線接口單元（BIU）提供由TM1300內部高速時鐘分頻而來的可編程時鐘；其它PCI控制信號則由XIO總線控制器負責與PCI BIU進行交互。

1.2 基于PCI-XIO的接口實現方案

通過上述介紹不難看出，PCI-XIO接口的8位數據線無疑是TM1300連接8位外設ST16C550和USBN9604的理想橋梁。

串行接口的實際技術已經非常成熟，本文選用比較常見的ST16

【TM1300 PCI-XIO口的UART和USB接口設計】相關文章：

ISDN網與普通電話接口（POTS）設計05-29

數字視頻接口-DVI 1.005-31

IPTV發展中承載網的研究和設計05-11

設計美學的學科定位、研究對象和特點論文09-06

無線傳感網SCRP協議的設計和仿真05-11

淺析廣電專用饋電轉換電源裝置的設計和使用06-01

電壓電流轉換接口AM442原理及應用05-29

喉疾靈口含片質量標準研究06-14

平面廣告設計中的科學性和藝術性分析論文05-01

畢業設計夾具設計開題報告09-02