1. <tt id="5hhch"><source id="5hhch"></source></tt>
    1. <xmp id="5hhch"></xmp>

  2. <xmp id="5hhch"><rt id="5hhch"></rt></xmp>

    <rp id="5hhch"></rp>
        <dfn id="5hhch"></dfn>

      1. 電氣行業(yè)常見面試題

        時間:2020-12-13 15:36:05 面試問題 我要投稿

        電氣行業(yè)常見面試題

        電氣行業(yè)常見面試題是我的一位朋友面試時留下來的,現(xiàn)在我就在此跟大家分享一下,希望對喜歡電池行業(yè)的朋友們以后的面試有幫助。

        電氣行業(yè)常見面試題

        a) 什么是Setup 和Holdup時間?

        建立時間(setup time)是指在觸發(fā)器的時鐘信號上升沿到來以前,數(shù)據(jù)穩(wěn)定不變的時間,如果建立時間不夠,數(shù)據(jù)將不能在這個時鐘上升沿被打入觸發(fā)器;保持時間(hold time)是指在觸發(fā)器的時鐘信號上升沿到來以后,數(shù)據(jù)穩(wěn)定不變的時間, 如果保持時間不夠,數(shù)據(jù)同樣不能被打入觸發(fā)器。
          
        b) 什么是競爭與冒險現(xiàn)象?怎樣判斷?如何消除?

        信號在FPGA器件內(nèi)部通過連線和邏輯單元時,都有一定的延時。延時的大小與連線的長短和邏輯單元的數(shù)目有關,同時還受器件的制造工藝、工作電壓、溫度等條件的影響。信號的高低電平轉(zhuǎn)換也需要一定的過渡時間。由于存在這兩方面因素,多路信號的電平值發(fā)生變化時,在信號變化的瞬間,組合邏輯的輸出有先后順序,并不是同時變化,往往會出現(xiàn)一些不正確的尖峰信號,這些尖峰信號稱為"毛刺"。如果一個組合邏輯電路中有"毛刺"出現(xiàn),就說明該電路存在"冒險"。用D觸發(fā)器,格雷碼計數(shù)器,同步電路等優(yōu)秀的設計方案可以消除。
          
        c) 請畫出用D觸發(fā)器實現(xiàn)2倍分頻的邏輯電路?

        就是把D觸發(fā)器的輸出端加非門接到D端。

        d) 什么是"線與"邏輯,要實現(xiàn)它,在硬件特性上有什么具體要求?
        將幾個OC門結(jié)構(gòu)與非門輸出并聯(lián),當每個OC門輸出為高電平時,總輸出才為高,這種連接方式稱為線與。
          
        e) 什么是同步邏輯和異步邏輯?

        整個設計中只有一個全局時鐘成為同步邏輯。

        多時鐘系統(tǒng)邏輯設計成為異步邏輯。
          
        f) 請畫出微機接口電路中,典型的輸入設備與微機接口邏輯示意圖(數(shù)據(jù)接口、控制接口、所存器/緩沖器)。

        是不是結(jié)構(gòu)圖?
          
        g) 你知道那些常用邏輯電平?TTL與COMS電平可以直接互連嗎?

        TTL,cmos,不能直連

        LVDS:LVDS(Low Voltage Differential Signal)即低電壓差分信號,LVDS接口又稱RS644總線接口,是20世紀90年代才出現(xiàn)的一種數(shù)據(jù)傳輸和接口技術。

        ECL:(EmitterCoupled Logic)即射極耦合邏輯,是帶有射隨輸出結(jié)構(gòu)的典型輸入輸出接口電路。
        CML: CML電平是所有高速數(shù)據(jù)接口中最簡單的`一種。其輸入和輸出是匹配好的,減少了外圍器件,適合于更高頻段工作。

        a.C語言中,static的作用

        隱藏。保持變量內(nèi)容的持久。默認初始化為0。

        b.列隊和棧的區(qū)別

        棧(Stack)是限定只能在表的一端進行插入和刪除操作的線性表。

        隊列(Queue)是限定只能在表的一端進行插入和在另一端進行刪除操作的線性表。

        從"數(shù)據(jù)結(jié)構(gòu)"的角度看,它們都是線性結(jié)構(gòu),即數(shù)據(jù)元素之間的關系相同。但它們是完全不同的數(shù)據(jù)類型。除了它們各自的基本操作集不同外,主要區(qū)別是對插入和刪除操作的"限定"。
         
        c.單片機最小系統(tǒng) 實現(xiàn)單片機驅(qū)動 必需要有晶振電路 復位電路 和電源  這時最小系統(tǒng)基本組成 當然還可以添加矩陣鍵盤 數(shù)碼管之類的。

        d.鎖相環(huán)。

        鎖相環(huán)路是一種反饋控制電路,簡稱鎖相環(huán)(PLL)。鎖相環(huán)的特點是:利用外部輸入的參考信號控制環(huán)路內(nèi)部振蕩信號的頻率和相位。

        因鎖相環(huán)可以實現(xiàn)輸出信號頻率對輸入信號頻率的自動跟蹤,所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過程中,當輸出信號的頻率與輸入信號的頻率相等時,輸出電壓與輸入電壓保持固定的相位差值,即輸出電壓與輸入電壓的相位被鎖住,這就是鎖相環(huán)名稱的由來。

        鎖相環(huán)通常由鑒相器(PD)、環(huán)路濾波器(LF)和壓控振蕩器(VCO)三部分組成,鎖相環(huán)組成的原理框圖如圖8-4-1所示。

         

        更多相關的面試問題文章推薦,大家敬請繼續(xù)閱讀:財務會計面試常見問題  設計師常見面試問題  國企面試常見問題及答案

        【電氣行業(yè)常見面試題】相關文章:

        英語常見面試題03-28

        電氣行業(yè)簡歷表格10-30

        常見教師面試題12-17

        電氣面試常見問題10-25

        常見的英語教師面試題03-09

        護士常見面試題推薦12-17

        關于酒店行業(yè)的英語面試題03-31

        法律行業(yè)常見的英語名言08-21

        包裝行業(yè)常見英文警示標語08-18

        空乘常見英語面試題目09-26

        国产高潮无套免费视频_久久九九兔免费精品6_99精品热6080YY久久_国产91久久久久久无码

        1. <tt id="5hhch"><source id="5hhch"></source></tt>
          1. <xmp id="5hhch"></xmp>

        2. <xmp id="5hhch"><rt id="5hhch"></rt></xmp>

          <rp id="5hhch"></rp>
              <dfn id="5hhch"></dfn>