基于VHDL的DDS的設(shè)計與分析

基于VHDL的DDS的設(shè)計與分析

全部作者： 周雷 許文建 第1作者單位： 徐州中國礦業(yè)大學(xué)信息與電氣工程學(xué)院 論文摘要： 本文討論了基于FPGA芯片的直接數(shù)字頻率合成器（DDS）的設(shè)計方法。因為DDS的實現(xiàn)依賴于高速、高性能的數(shù)字器件，使用現(xiàn)場可編程器件FPGA，利用其高速、高性能及可重構(gòu)性的特性，就能根據(jù)需要方便地實現(xiàn)各種不同頻率的信號輸出。 關(guān)鍵詞： 直接數(shù)字頻率合成器，相位累加器，VHDL (瀏覽全文) 發(fā)表日期： 2007年11月02日 同行評議：

（暫時沒有）

綜合評價： （暫時沒有） 修改稿：

【基于VHDL的DDS的設(shè)計與分析】相關(guān)文章：

分析基于三維掃描的特種設(shè)備管理系統(tǒng)設(shè)計論文05-26

基于顧客價值的需求，流動網(wǎng)挖掘策略分析06-04

基于組織行為學(xué)分析沃爾瑪企業(yè)文化05-01

基于成交量標(biāo)度的股價動力學(xué)分析05-12

基于主成分分析及二次回歸分析的城市生活垃圾熱值建模08-06

基于勝任力的企業(yè)個體績效管理流程設(shè)計06-03

基于ＣＳ管理的房地產(chǎn)企業(yè)開發(fā)設(shè)計06-04

基于PLC的斷路器型式試驗系統(tǒng)設(shè)計03-10

基于web的異地并行設(shè)計與制造系統(tǒng)研究06-02

基于業(yè)務(wù)和財務(wù)視域分析企業(yè)IT預(yù)算管理05-16