- 相關推薦
帶硬件地址識別的UART IP 的設計和實現
摘要：在通信和控制系統中，常使用異步串行通信控制器(UART)實現系統輔助信息的傳輸。為實現多點通信，通常用軟件識別發往本站點或其它站點的數據，這會加大CPU的開銷。介紹了一種基于FPGA的UART IP，由硬件實現多點通信時的數據過濾功能，降低了CPU的負擔，提高了系統性能。在通信和控制系統中，常使用異步串行通信實現多塊單板之間的輔助通信，各個單板通過總線方式連接。為了實現點對點通信，需要由軟件定義一套較復雜的通信協議，過濾往來的數據，消耗了CPU較多的時間。89C51單片機有一種九位通信方式，采用一位地址位來實現通信對象的選擇，只對發往本地址的地址發生中斷進而接收數據。通用的UART芯片如16C550和89C51等構成總線式的通信系統時，需要由CPU通過軟件處理接收到的地址和產生九位的數據。本文介紹的UART采用Verilog HDL硬件描述語言設計，可以用FPGA實現，可應用于SoC設計中。其主要特性如下：
·全硬件地址識別，過濾數據不需要CPU的介入；支持一個特殊地址，可用于監聽和廣播。
·支持查詢和中斷兩種工作方式，中斷可編程。
·接收和發送通路分別有128Byte FIFO，每個接收字節附帶狀態信息。
·設計采用Verilog HDL語言，全同步接口，可移植性好。
·支持自環測試功能。
·波特率可以編程，支持八位或者九位兩種數據格式。
設計的UART的九位串行數據格式如圖1所示。在空閑狀態，數據線處于高電平狀態�？偩�由高到低跳變，寬度為一個波特率時間的負脈沖為開始位，然后是8bit的數據位。數據位后面是lbit的地址信息位。如果此位是1，表示發送的字節是地址信息；如果此位是0，傳輸的是正常數據信息。地址指示位后是串行數據的停止位。
1 UART設計
UART采用模塊化、層次化的設計思想，全部設計都采用Verilog HDL實現，其組成框圖如圖2所示。整個UART IP由串行數據發送模塊、串行數據接收模塊、接收地址識別模塊、接收和發送HIFO、總線接口邏輯、寄存器和控制邏輯構成。串行發送模塊和接收完成并/串及串/并的轉換，接收地址的識別由接收地址識別模塊完成。發送和接收HIFO用于緩存發送和接收的數據�？偩�接口邏輯用于連接UART IP內部總線和HOST接口。
寄存器和控制邏輯實現UART IP內部所有數據的收發、控制和狀態寄存器、內部中斷的控制及波特率信號的產生。以下詳細說明主要部分的設計原理。
1.1 串行數據發送模塊
串行數據發送模塊將數據或地址碼由并行轉換為串行，并從串行總線輸出。設計采用有限狀態機實現，分為空閑、取數、發送三個狀態。其狀態遷移如圖3所示。各個狀態說明如下：
空閑狀態：狀態機不斷檢測發送使能位、UART使能位和發送FIFO空/滿標志位，如果使能位為高、UART使能打開且FIFO空標志位為低，串行發送進入取數狀態。
取數狀態：在此狀態，分兩個周期從發送FIFO中取出待發送的數據或者地址，然后進入發送狀態。
發送狀態：在此狀態，狀態機按照九位串行數據的格式依次發送開始位、數據位、地址指示位。待停止位發送完畢后，返回空閑狀態。一個字節的數據發送完畢后，進行下一個字節數據的發送流程。
1.2 串行數據接收模塊
串行數據接收模塊用于檢測串行數據的開始位，將串行總線上的串行數據轉換成并行數據并輸出。接收邏輯也采用有限狀態機實現，分為空閑狀態、尋找開始位、接收數據和保存數據四個狀態。其狀態遷移圖如圖4所示。各個狀態說明如下：
空閑狀態：在此狀態，不斷檢測接收使能、UART使能和串行輸入信號的狀態。如果串行輸入信號出現由高到低的電平變化且UART使能和接收使能都為高，則將采樣計數器復位，并進入尋找開始位狀態。
尋找開始位：在此狀態，狀態機等待半個波特率的時間，然后重新檢測串行輸入的電平。如果為低，則判斷收到的開始位有效，進入接收數據狀態；否則認為數據總線上出現干擾，開始位無效，重新返回空閑狀態。
接收數據：在此狀態，依次接收串行數據線上的數據位、地址指示位和停止位，結束后進入保存數據狀態。
保存數據：此狀態將收到的串行數據以并行方式從接口的并行總線輸出，然后返回空閑狀態，準備進行下一個字節數據的搜索和接收。
為提高對串行輸入上突發干擾的抵抗能力，對于接收數據，在脈沖的中間位置連續采樣三次，較多的電平作為接收的有效數據。所有接收數據的采樣頻率為接收波特率的16倍。
1.3 硬件地址識別模塊
硬件地址識別模塊用于從接收到的數據中判斷出地址和數據，在地址識別功能打開時，選擇數據通過或者丟棄；而該功能關閉時，所有數據都會通過。地址識別模塊是一個有兩個狀態的有限狀態機，分為地址和數據兩個狀態。其狀態遷移圖如圖5所示。狀態說明如下：
地址狀態：在此狀態時，判斷接收到的數據以及地址識別使能位。如果地址識別功能沒有打開，對于接收的任何地址，都進入數據狀態。如果地址識別功能打開，則將收到的地址和本地地址比較，如果相等，則保存此地址，進入數據狀態；否則繼續在此狀態接收數據和地址，將收到的數據忽略。
數據狀態：將接收到的數據輸出，
【帶硬件地址識別的UART IP 的設計和實現】相關文章：
IP協議設計實現—重裝模塊(一)03-07
計算機硬件測試系統設計與實現12-11
SoC設計中IP復用和驗證策略03-07
新聞發布系統的設計和實現03-07
利用ASP獲取客戶端真實IP地址03-18
淺談學校校園網絡IP地址的管理及IP、MAC、端口的綁定畢業論文11-17
TM1300 PCI-XIO口的UART和USB接口設計03-19
旅游云講解系統的設計和實現12-04