- 相關推薦
帶硬件地址識別的UART IP 的設計和實現(xiàn)
摘要：在通信和控制系統(tǒng)中，常使用異步串行通信控制器(UART)實現(xiàn)系統(tǒng)輔助信息的傳輸。為實現(xiàn)多點通信，通常用軟件識別發(fā)往本站點或其它站點的數(shù)據(jù)，這會加大CPU的開銷。介紹了一種基于FPGA的UART IP，由硬件實現(xiàn)多點通信時的數(shù)據(jù)過濾功能，降低了CPU的負擔，提高了系統(tǒng)性能。在通信和控制系統(tǒng)中，常使用異步串行通信實現(xiàn)多塊單板之間的輔助通信，各個單板通過總線方式連接。為了實現(xiàn)點對點通信，需要由軟件定義一套較復雜的通信協(xié)議，過濾往來的數(shù)據(jù)，消耗了CPU較多的時間。89C51單片機有一種九位通信方式，采用一位地址位來實現(xiàn)通信對象的選擇，只對發(fā)往本地址的地址發(fā)生中斷進而接收數(shù)據(jù)。通用的UART芯片如16C550和89C51等構成總線式的通信系統(tǒng)時，需要由CPU通過軟件處理接收到的地址和產(chǎn)生九位的數(shù)據(jù)。本文介紹的UART采用Verilog HDL硬件描述語言設計，可以用FPGA實現(xiàn)，可應用于SoC設計中。其主要特性如下：
·全硬件地址識別，過濾數(shù)據(jù)不需要CPU的介入；支持一個特殊地址，可用于監(jiān)聽和廣播。
·支持查詢和中斷兩種工作方式，中斷可編程。
·接收和發(fā)送通路分別有128Byte FIFO，每個接收字節(jié)附帶狀態(tài)信息。
·設計采用Verilog HDL語言，全同步接口，可移植性好。
·支持自環(huán)測試功能。
·波特率可以編程，支持八位或者九位兩種數(shù)據(jù)格式。
設計的UART的九位串行數(shù)據(jù)格式如圖1所示。在空閑狀態(tài)，數(shù)據(jù)線處于高電平狀態(tài)�？偩�由高到低跳變，寬度為一個波特率時間的負脈沖為開始位，然后是8bit的數(shù)據(jù)位。數(shù)據(jù)位后面是lbit的地址信息位。如果此位是1，表示發(fā)送的字節(jié)是地址信息；如果此位是0，傳輸?shù)氖钦?shù)據(jù)信息。地址指示位后是串行數(shù)據(jù)的停止位。
1 UART設計
UART采用模塊化、層次化的設計思想，全部設計都采用Verilog HDL實現(xiàn)，其組成框圖如圖2所示。整個UART IP由串行數(shù)據(jù)發(fā)送模塊、串行數(shù)據(jù)接收模塊、接收地址識別模塊、接收和發(fā)送HIFO、總線接口邏輯、寄存器和控制邏輯構成。串行發(fā)送模塊和接收完成并/串及串/并的轉換，接收地址的識別由接收地址識別模塊完成。發(fā)送和接收HIFO用于緩存發(fā)送和接收的數(shù)據(jù)�？偩�接口邏輯用于連接UART IP內(nèi)部總線和HOST接口。
寄存器和控制邏輯實現(xiàn)UART IP內(nèi)部所有數(shù)據(jù)的收發(fā)、控制和狀態(tài)寄存器、內(nèi)部中斷的控制及波特率信號的產(chǎn)生。以下詳細說明主要部分的設計原理。
1.1 串行數(shù)據(jù)發(fā)送模塊
串行數(shù)據(jù)發(fā)送模塊將數(shù)據(jù)或地址碼由并行轉換為串行，并從串行總線輸出。設計采用有限狀態(tài)機實現(xiàn)，分為空閑、取數(shù)、發(fā)送三個狀態(tài)。其狀態(tài)遷移如圖3所示。各個狀態(tài)說明如下：
空閑狀態(tài)：狀態(tài)機不斷檢測發(fā)送使能位、UART使能位和發(fā)送FIFO空/滿標志位，如果使能位為高、UART使能打開且FIFO空標志位為低，串行發(fā)送進入取數(shù)狀態(tài)。
取數(shù)狀態(tài)：在此狀態(tài)，分兩個周期從發(fā)送FIFO中取出待發(fā)送的數(shù)據(jù)或者地址，然后進入發(fā)送狀態(tài)。
發(fā)送狀態(tài)：在此狀態(tài)，狀態(tài)機按照九位串行數(shù)據(jù)的格式依次發(fā)送開始位、數(shù)據(jù)位、地址指示位。待停止位發(fā)送完畢后，返回空閑狀態(tài)。一個字節(jié)的數(shù)據(jù)發(fā)送完畢后，進行下一個字節(jié)數(shù)據(jù)的發(fā)送流程。
1.2 串行數(shù)據(jù)接收模塊
串行數(shù)據(jù)接收模塊用于檢測串行數(shù)據(jù)的開始位，將串行總線上的串行數(shù)據(jù)轉換成并行數(shù)據(jù)并輸出。接收邏輯也采用有限狀態(tài)機實現(xiàn)，分為空閑狀態(tài)、尋找開始位、接收數(shù)據(jù)和保存數(shù)據(jù)四個狀態(tài)。其狀態(tài)遷移圖如圖4所示。各個狀態(tài)說明如下：
空閑狀態(tài)：在此狀態(tài)，不斷檢測接收使能、UART使能和串行輸入信號的狀態(tài)。如果串行輸入信號出現(xiàn)由高到低的電平變化且UART使能和接收使能都為高，則將采樣計數(shù)器復位，并進入尋找開始位狀態(tài)。
尋找開始位：在此狀態(tài)，狀態(tài)機等待半個波特率的時間，然后重新檢測串行輸入的電平。如果為低，則判斷收到的開始位有效，進入接收數(shù)據(jù)狀態(tài)；否則認為數(shù)據(jù)總線上出現(xiàn)干擾，開始位無效，重新返回空閑狀態(tài)。
接收數(shù)據(jù)：在此狀態(tài)，依次接收串行數(shù)據(jù)線上的數(shù)據(jù)位、地址指示位和停止位，結束后進入保存數(shù)據(jù)狀態(tài)。
保存數(shù)據(jù)：此狀態(tài)將收到的串行數(shù)據(jù)以并行方式從接口的并行總線輸出，然后返回空閑狀態(tài)，準備進行下一個字節(jié)數(shù)據(jù)的搜索和接收。
為提高對串行輸入上突發(fā)干擾的抵抗能力，對于接收數(shù)據(jù)，在脈沖的中間位置連續(xù)采樣三次，較多的電平作為接收的有效數(shù)據(jù)。所有接收數(shù)據(jù)的采樣頻率為接收波特率的16倍。
1.3 硬件地址識別模塊
硬件地址識別模塊用于從接收到的數(shù)據(jù)中判斷出地址和數(shù)據(jù)，在地址識別功能打開時，選擇數(shù)據(jù)通過或者丟棄；而該功能關閉時，所有數(shù)據(jù)都會通過。地址識別模塊是一個有兩個狀態(tài)的有限狀態(tài)機，分為地址和數(shù)據(jù)兩個狀態(tài)。其狀態(tài)遷移圖如圖5所示。狀態(tài)說明如下：
地址狀態(tài)：在此狀態(tài)時，判斷接收到的數(shù)據(jù)以及地址識別使能位。如果地址識別功能沒有打開，對于接收的任何地址，都進入數(shù)據(jù)狀態(tài)。如果地址識別功能打開，則將收到的地址和本地地址比較，如果相等，則保存此地址，進入數(shù)據(jù)狀態(tài)；否則繼續(xù)在此狀態(tài)接收數(shù)據(jù)和地址，將收到的數(shù)據(jù)忽略。
數(shù)據(jù)狀態(tài)：將接收到的數(shù)據(jù)輸出，
【帶硬件地址識別的UART IP 的設計和實現(xiàn)】相關文章：
IP協(xié)議設計實現(xiàn)—重裝模塊(一)03-07
計算機硬件測試系統(tǒng)設計與實現(xiàn)12-11
SoC設計中IP復用和驗證策略03-07
新聞發(fā)布系統(tǒng)的設計和實現(xiàn)03-07
利用ASP獲取客戶端真實IP地址03-18
淺談學校校園網(wǎng)絡IP地址的管理及IP、MAC、端口的綁定畢業(yè)論文11-17
TM1300 PCI-XIO口的UART和USB接口設計03-19