- 相關推薦
基于DSP和以太網的數據采集處理系統
摘要：介紹了一種基于DSP和以太網的數據采集處理系統。論述了數據采集處理系統中的以太網應用，介紹了系統的硬件設計方案，提出了基于實時操作系統DSP/BIOS進行軟件設計的思路和實現方法。隨著測試技術的不斷發展，低功耗、高性能的DSP逐漸取代了通用單片機在數據采集處理系統中的地位；同時，以太網技術也在數據采集、測試測量技術中發揮越來越大的作用。本文從軟件、硬件出發，介紹一種基于DSP和以太網的數據采集處理系統的設計思想及實現。
1 基于以太網的數據采集處理系統
生產和科研領域對測試的要求越來越高，所需測試和處理的數據量也越來越巨大，有時需要多個測試儀器同時進行測試，各測試儀器之間又需要進行數據交換；而且測試領域也越來越廣泛，有些現場不適合工作人員親臨，這時就需要通過網絡進行控制。以太網技術在數據采集處理系統中的應用如圖1所示。
與工業現場應用比較多的現場總線比較，以太網最大的特點是開發性好、成本低。通過把復雜的TCP/IP協議封裝而提供各種網絡測試技術，使網絡測試的開發變得不再復雜。同時，由于網絡測試帶來巨大效益，使網絡測試在測試自動化領域得到廣泛應用。以太網作為分布式測試的一個網絡方案，其潛力無疑是巨大的。
圖1 數據采集處理系統中的以太網應用
以太網接口控制器和DSP微處理器的價格不斷下降，使得將以太網直接集成到基于DSP等嵌入式系統的測試、采集、工業I/O設備中成為越來越明顯的趨勢�；谝蕴W的I/O設備是將以太網接口直接嵌入到設備內部，所以使得設備更簡潔，體積更小，安裝也更靈活。和一些目前應用于工業的其它通信方案比較，以太網方式通常需要功能更強大的微處理器和更大的內存。而網絡和計算機技術的發展，特別是DSP技術的應用，可以大大降低這方面的成本。
2 數據采集處理系統的硬件設計
該系統以TI公司的TMS320C6000系列DSP中的TMS320C6211和10/100M自適應以太網控制芯片MX98728EC為核心，主要包括ADC數據采集、DSP數據處理和以太網接口三個部分。圖2為數據采集處理系統框圖。
2.1 TMS320C6000 DSP
TMS320C6000是美國TI公司于1997年推出的新一代高性能DSP芯片。這種芯片是定點、浮點兼容的DSP。其定點系列是TMS32C62XX，浮點系列是TMS320C67XX。TMS320C6000片內有8個并行的處理單元，分為相同的兩組，芯片的最高時鐘頻率可以達到300MHz。當芯片仙部8個處理單元同時運行時，其最大處理能力可以達到2400MIPs。本數據采集處理系統采用TMS320C6211，其主要特別如下：
相±
·每個周期8條32位指令
·8個高度獨立的功能單元，包括6個32/40位的運算器和2個16位的乘法器（32bit結果）
·32個32位通用寄存器
圖2 數據采集處理系統框圖
·靈活自由的數據/程序定位，L1/L2存儲器結果：4K字節L1P程序Cache、4K字節的L1D數據Cache、64K字節L2通用RAM/Cache
·32位外部存儲器接口（EMIF）：對異步存儲器的無縫接口，如SRAM、EPROM；對同步存儲器的無縫接口，如SDRAM、SBSRAM；共512M字節外部存儲器可尋址空間
·增強的DMA（EDMA控制）：16個獨立通道
·兩個32位通用定時器
·支持JTAG邊界掃描標準，調試時可以方便可靠地控制DSP上面的所有資源
2.2 以太網控制器MX98728EC
MX98728EC是一個通用的單片10/100M快速以太網控制器，通過它的主機總線接口，可以實現各種各樣的應用，而不需要或者只需極少的外部控制邏輯。單片機的解決方案可以減小電路板的尺寸，減少板上芯片的數量，以降低系統的成本。MX98728EC的特點如下：
·32位通用異步總線結構，支持頻率最高達33MHz
·單片解決方案，集成了10/100M TP收發器
·可選的外部收發器MII接口
·完全兼容IEEE 802.3u協議
·支持16/8bit打包緩沖數據寬度和32/16bit主機總線數據寬度
·分離的TX和RX FIFO，支持全雙工模式，獨立的TX和RX通道
·豐富的片上寄存器，支持各種各樣的網絡管理功能
·支持16/8bit的用于打包緩沖器的SRAM接口、支持片上FIFO的突發DMA模式
·自動設置網絡速度和協議的NWAY功能
·可選的EEPROM設置，支持1kbit和4kbit的EEPROM接口
·支持軟件EEPROM接口，方便升級EEPROM的內容
圖3 DSP和以太網接口部分硬件設計
2.3 系統結構
2.3.1 ADC數據采集部分
CPLD1由DSP提供時鐘信號，主要作用是提供掃描表SRAM的地址，掃描表SRAM的數據由DSP寫入。掃描表輸出的數據用來設定A/D轉換的通道和儀表放大器的增益。ADC采用14位的LTC1416。32路模擬信號通過多路復用器后，其中一路信號被選中，進入儀表放大器，放大之后進入ADC。ADC的轉換時鐘由DSP的定時器提供。
2.3.2 DSP數據處理部分
ADC轉換后的14位數據通過FIFO進入DSP進行處理，FIFO采用4片CY7C425形成乒乓結構，以實現模擬信號的不間斷采樣。DSP擴展一片Flash Memory作為DSP的程序存儲器，另外還擴展了一片SRAM作為程序緩存。脫機運行時，DSP將Flash中的程序寫入SRAM，再寫入DSP內部RAM。CPLD2主要用于控制FIFO的讀寫，并且提供以太網接口部分的控制信號。DSP系統中的數字信號處理算法主要實現濾波、采樣率變換、非線性修正、溫漂修正等。
2.3.3 以太網接口部分
以太網主控芯片MX98728EC通過RJ45接口連接以太網，擴展一片SRAM作為以太網數據收發存儲器，另外又擴展一片E
【基于DSP和以太網的數據采集處理系統】相關文章：
基于DSP的USB口數據采集分析系統03-18
基于DSP的語音處理系統的設計11-22
高速DSP數據采集的信號完整性問題03-20
基于USB接口的數據采集系統設計03-18
基于USB總線的高速數據采集系統03-26
基于PXI總線的數據采集模塊的設計03-07
基于XML的果園環境數據采集和數據表示03-19