- 相關推薦
視頻監控系統中多畫面處理器的設計
摘要：以黑白四畫面處理為例，介紹了視頻監控系統中基于FPGA器件和單片機的多畫面處理器的設計方法，簡述了FPGA器件XCS05XL的特點和工作原理，討論了單片機μPD78F0034與I2C總線存儲器X24C16的接口方法以及用μPD6453疊加字符的基本方法，同時概述了使用幀存儲器AL422應注意的幾個問題。近年來，隨著視頻監控系統在各個領域的廣泛應用，作為視頻監近系統組成之一的多畫面處理器的應用也愈來愈普遍。如使用一臺九畫面處理器，則可在一臺監視器上同時監控9個目標，只需使用一臺錄像機便可對9路視頻信號同時實時錄像。目前多畫面處理器有黑白/彩色四、九、十六畫面處理器等6種類型。一般說來，多畫面處理器除了有畫面分割功能外，還須有視頻信號切換及報警功能。視頻信號功換功能是指多畫面處理器有一路視頻輸出是輸入視頻信號或畫面分割信號的順序切換，且切換時間可調；報警功能是指多畫面處理器能輸入、輸出報警信號，報警時相應的畫面上疊加有報警信息，并將報警信息存儲起來以便日后查閱。設計多畫面處理器可使用專用DSP芯片，這樣雖然滿足了速度要求，但開發周期較長，產品的調試、修改及升級比較困難，成本較高。由于FPGA（即現場可編程門陣列）器件具有集成度高、體積小、功耗低、設計靈活且價格較低，有快速高效的開發平臺，可加快開發周期等優勢，因此目前多畫面處理器的設計基本上采用FPGA作為其中的視頻信號處理器件。由于FPGA的功能由其內部的編程數據確定，編程數據的裝載方法之一是上電后由單片機實現，因此多畫面處理器含有單片機。一方面利用單片機在上電后將FPGA所需的編程數據寫入FPGA中，另一方面視頻信號的切換、字符疊加及報警信息的處理也由單片機來完成。下面具體介紹基于FPGA器件和單片機的黑白四畫面處理器的設計方法。
1 黑白四畫面處理器的組成及主要功能
1.1 黑白四畫面處理器的組成
黑白四畫面處理器的方框圖如圖1所示。由圖1可知，該多畫面處理器以FPGA器件和單片機為核心，外加A/D、D/A、幀存儲器、串行存儲器、串行時鐘和字符疊加等輔助芯片組成。
1.2黑白四畫面處理器的主要功能
該四畫面處理器主要功能如下：
·視頻格式為CCIR模式，即視頻信號的場頻為50Hz；
·雙工操作（在錄像的同時可進行回放），菜單設定；
·全屏顯示時象素為1024×512,256個灰度等級；
·4路CVBS輸入及1路錄像輸入；
·1路全畫面與四分割切換輸出，1路錄像輸出（固定四分割）；
·切換時間可調，范圍為1～255s。
·畫面上可疊加時間日期，且位置可調整；
·有報警輸入輸出功能，報警復位時間的可調范圍為1～300s；
·有視頻信號丟失報警功能，報警時對應的畫面上有文字顯示。
2 各部分電路的結構及工作原理
2.1 輸入緩沖及A/D轉換
該部分電路的主要功能是將輸入的模擬視頻信號轉換成數字視頻信號供FPGA器件處理，其方框圖如圖2所示。4路視頻信號經過受FPGA控制的模擬多路選擇器后，輸出2路視頻信號，經過緩沖放大后送到受FPGA控制的模擬開關；然后再輸出給A/D，2路視頻信號需要2片A/D芯片。A/D芯片選TLC5510，該芯片是一種分辨率為8位、20MSPS（20兆采樣點/秒）的CMOS模/數轉換器。在FPGA的控制下，TLC5510將輸入的模擬視頻信號轉換成數字視頻誤，然后送往幀存儲器。
2.2 幀存儲器
幀存儲器選AVERLOGIC公司的AL422，共需要2片。AL422是存儲量為384KB×8Bits的FIFO（First In First Out）DRAM，它支持VGA、CCIR、NTSC、PAL和HDTV分辨率，具有獨立的讀/寫操作及輸出使能控制；存儲時間為15ns的高速異步串行存取，可在5V或3.3V電源電壓下工作，標準的28腳SOP封裝。
2.3 FPGA器件
FPGA是本設計的核心，與傳統邏輯電路和門陣列相比具有不同的結構。FPGA利用小型查找表（16×1RAM）來實現組合邏輯，每個查找表連接到一個D觸發器的輸入端，D觸發器再來驅動其它邏輯或驅I/O。這些模塊利用金屬連線互相連接或連接到I/O模塊。FPGA通過向內部靜態存儲單元加載編程數據來實現其FPGA通過向內部靜態存儲單元加載編程數據來實現其邏輯，存儲在存儲單元中值決定了FPGA實現的功能；FPGA的這種結構允許無限次的重新編程。由此可見，用FPGA設計的產品調試修改及升級均很容易，且具有很大的靈活性。目前FPGA的種類很多，在本設計中選用Spartan系列的XCS05XL。該芯片是Xilinx公司推出的低價格、高性能的FPGA，其主要特點如下：
·系統門的數目達到了5000，Logic cell數目達到了238，系統資源豐富；
·具備片上可編程分布式RAM，最多可編程的RAM達3200bit；
·分布式算術邏輯單元，支持分布式DSP運算；
·靈活的高速時鐘網絡，內部三態總線；工作電壓為3.3V。
有關XCS05XL的詳細資料請參閱參考文獻[1]。
FPGA的編程數據存儲在單片機的FLASH ROM里。每次上電后單片機將編程數據裝入XCS05XL，編程模式選從串模式，因而其22腳（M1）和24腳（M0）懸空。編程數據裝入后，XCS05XL的邏輯功能就確定了；XCS05XL控制視頻信號的輸入及A/D轉換，在其內部將每路視頻信號壓縮為原來的1/2，同時在單片機的控制下給每路疊加時間、日期、通道數字字符信息，然后將壓縮的四路視頻信號合成為
【視頻監控系統中多畫面處理器的設計】相關文章：
視頻監控系統中的字符疊加設計03-18
基于SOPC的遠程視頻圖像監控系統的設計03-07
物流企業網絡視頻監控系統的設計與實現03-21
機車視頻監控系統的研究與實現03-07
數字視頻局域網監控系統的設計與實現03-18
視頻監控系統―視頻捕獲和傳輸模塊VC++03-08