- 相關(guān)推薦
基于OrCAD/PSpice9的電路優(yōu)化設(shè)計(jì)
摘要：介紹了orcad/pspice9的特點(diǎn)，通過實(shí)例說明了基于orcad/pspice9環(huán)境下的電路優(yōu)化設(shè)計(jì)過程。1． 引言
電子設(shè)計(jì)自動(dòng)化（eda）是以電子系統(tǒng)設(shè)計(jì)軟件為工具，借助于計(jì)算機(jī)來完成數(shù)據(jù)處理、模擬評價(jià)、設(shè)計(jì)驗(yàn)證等工序，以實(shí)現(xiàn)電子系統(tǒng)或電子產(chǎn)品的整個(gè)或大部分設(shè)計(jì)過程的技術(shù)。它具有設(shè)計(jì)周期短、設(shè)計(jì)費(fèi)用低、設(shè)計(jì)質(zhì)量高、數(shù)據(jù)處理能力強(qiáng)，設(shè)計(jì)資源可以共享等特點(diǎn)。電路通用分析軟件orcad/pspice9以其良好的人機(jī)交互性能，完善的電路模擬、仿真、設(shè)計(jì)等功能，已成為微機(jī)級eda的標(biāo)準(zhǔn)系列軟件之一。本文基于orcad/pspice9的電路優(yōu)化設(shè)計(jì)方法，通過實(shí)例分析了有源濾波器的優(yōu)化設(shè)計(jì)過程。
2． orcad/pspice9軟件的特點(diǎn)
orcad/pspice9是美國orcad inc.公司研制的一種電路模擬及仿真的自動(dòng)化設(shè)計(jì)軟件，它不僅可以對模擬電路、數(shù)字電路、數(shù)/�；旌想娐返冗M(jìn)行直流、交流、瞬態(tài)等基本電路特性的分析，而且可以進(jìn)行蒙托卡諾（monte carlo）統(tǒng)計(jì)分析，最壞情況（worst case）分析、優(yōu)化設(shè)計(jì)等復(fù)雜的電路特性分析。相比pspice8.0及以前版本，具有如下新的特點(diǎn)：
· 改變了批處理運(yùn)行模式�？梢栽趙indows環(huán)境下，以人機(jī)交互方式運(yùn)行。繪制好電路圖，即可直接進(jìn)行電路模擬，無需用戶編制繁雜的輸入文件。在模擬過程中，可以隨時(shí)分析模擬結(jié)果，從電路圖上修改設(shè)計(jì)。
· 以orcad/capture作為前端模塊。除可以利用capture的電路圖輸入這一基本功能外，還可實(shí)現(xiàn)orcad中設(shè)計(jì)項(xiàng)目統(tǒng)一管理，具有新的元器件屬性編輯工具和其他多種高效省時(shí)的功能。
· 將電路模擬結(jié)果和波形顯示分析兩大模塊集成在一起。probe只是作為其中的一個(gè)窗口，這樣可以啟動(dòng)多個(gè)電路模擬過程，隨時(shí)修改電路特性分析的參數(shù)設(shè)置，并可在重新進(jìn)行模擬后繼續(xù)顯示、分析新的模擬結(jié)果。
· 引入了模擬類型分組的概念。每個(gè)模擬類型分組均有各自的名稱，分析結(jié)果數(shù)據(jù)單獨(dú)存放在一個(gè)文件中，同一個(gè)電路可建立多個(gè)模擬類型分組，不同分組也可以針對同一種特性分析類型，只是分析參數(shù)不同。
· 擴(kuò)展了模型參數(shù)生成軟件的功能。模型參數(shù)生成軟件modeled可以統(tǒng)一處理以文本和修改規(guī)范兩種形式提取模型參數(shù)；新增了達(dá)林頓器件的模型參數(shù)提取；完成模型參數(shù)提取后，自動(dòng)在圖形符號庫中增添該器件符號。
· 增加了亞微米mos器件模型ekv2-6。ekv2-6是一種基于器件物理特性的模型，適用于采用亞微米工藝技術(shù)的低壓、小電流模擬電路和數(shù)/�；旌想娐返哪M分析。
3． 電路優(yōu)化設(shè)計(jì)
所謂電路優(yōu)化設(shè)計(jì)，是指在電路的性能已經(jīng)基本滿足設(shè)計(jì)功能和指標(biāo)的基礎(chǔ)上，為了使得電路的某些性能更為理想，在一定的約束條件下，對電路的某些參數(shù)進(jìn)行調(diào)整，直到電路的性能達(dá)到要求為止。orcad/pspice9軟件中采用pspice optimizer模塊對電路進(jìn)行優(yōu)化設(shè)計(jì)，可以同時(shí)調(diào)整電路中8個(gè)元器件的參數(shù)，以滿足最多8個(gè)目標(biāo)參數(shù)和約束條件的要求�？梢愿鶕�(jù)給定的模型和一組晶體管特性數(shù)據(jù)，優(yōu)化提取晶體管模型參數(shù)。
3.1電路優(yōu)化基本條件
調(diào)用pspice optimizer模塊對電路進(jìn)行優(yōu)化設(shè)計(jì)的基本條件如下：
· 電路已經(jīng)通過了pspice的模擬，相當(dāng)于電路除了某些性能不夠理想外，已經(jīng)具備了所要求的基本功能，沒有其他大的問題。
· 電路中至少有一個(gè)元器件為可變的值，并且其值的變化與優(yōu)化設(shè)計(jì)的目標(biāo)性能有關(guān)。在優(yōu)化時(shí)，一定要將約束條件（如功耗）和目標(biāo)參數(shù)（如延遲時(shí)間）用節(jié)點(diǎn)電壓和支路電流信號表示。
· 存在一定的算法，使得優(yōu)化設(shè)計(jì)的性能能夠成為以電路中的某些參數(shù)為變量的函數(shù)，這樣pspice才能夠通過對參數(shù)變化進(jìn)行分析來達(dá)到衡量性能好壞的目的。
3.2 電路優(yōu)化設(shè)計(jì)步驟
調(diào)用pspice optimizer進(jìn)行電路優(yōu)化設(shè)計(jì)，一般按以下4個(gè)步驟：
(1) 新建設(shè)計(jì)項(xiàng)目，完成電路原理圖設(shè)計(jì)。這一歩的關(guān)鍵是在電路中放置optparam符號，用于設(shè)置電路優(yōu)化設(shè)計(jì)過程中需要調(diào)整的元器件名稱及有關(guān)參數(shù)值；
(2) 根據(jù)待優(yōu)化的特性參數(shù)類別調(diào)用pspice a/d進(jìn)行電路模擬檢驗(yàn)，確保電路設(shè)計(jì)能正常工作，基本滿足功能和特性要求；
(3) 調(diào)用pspice optimizer模塊，設(shè)置可調(diào)整的電路元器件參數(shù)、待優(yōu)化的目標(biāo)參數(shù)和約束條件等與優(yōu)化有關(guān)的參數(shù)。這一歩是優(yōu)化設(shè)計(jì)的關(guān)鍵。優(yōu)化參數(shù)設(shè)置是否合適將決定能否取得滿意的優(yōu)化結(jié)果；
(4) 啟動(dòng)優(yōu)化迭代過程，輸出優(yōu)化結(jié)果。
電路優(yōu)化設(shè)計(jì)的過程框圖如圖1所示。
3.3 電路優(yōu)化設(shè)計(jì)實(shí)例
濾波器電路如圖2所示。優(yōu)化目標(biāo)要求中心頻率（fc）為10hz；3db帶寬(bw)為1hz，容差為10%；增益（g）為10，容差為10%。
在圖2中，濾波器電路共有三個(gè)可調(diào)電位器r gain、rfc和rbw，用來調(diào)整中心頻率、帶寬以及增益，且這種調(diào)整是相互影響的。三個(gè)可變電阻的阻值是由滑動(dòng)觸點(diǎn)的位置set確定的，顯然set值的范圍為0～1，所以將三個(gè)電位器的位置參數(shù)分別設(shè)置為ag、abw和afc。
由于對濾波器的優(yōu)化設(shè)計(jì)是交流小信號分析，因此應(yīng)將分析類型“analysis type”設(shè)置為“ac sweep/noise”；掃描類型“ac sweep type”設(shè)置為“l(fā)ogarithmic”;“points/decade”設(shè)置為100；起始頻率“start”和終止頻率“end”分別設(shè)置為1hz和100hz。
為了進(jìn)行優(yōu)化設(shè)計(jì)，在電路圖繪制好后，應(yīng)放置optparam符號并設(shè)置待優(yōu)化的元器件參數(shù)。本例中參數(shù)屬性設(shè)置值如表1所示。
設(shè)置好待調(diào)整的元器件參數(shù)以后，調(diào)用pspice optimizer模塊并在優(yōu)化窗口中設(shè)置增益（g）、中心頻率（fc）和帶寬(bw)三個(gè)優(yōu)化指標(biāo)。并利用pspice中提供的特征值函數(shù)定義這三個(gè)優(yōu)化指標(biāo)，具體設(shè)置見表2。
調(diào)用pspice a/d進(jìn)行模擬計(jì)算，在相應(yīng)窗口中顯示中心頻率的值為8.3222，帶寬為0.712187，增益為14.8106。顯然這與要求的設(shè)計(jì)指標(biāo)有差距，需要通過優(yōu)化設(shè)計(jì)達(dá)到目標(biāo)。
在優(yōu)化窗口中選擇執(zhí)行tune/auto/start子命令，即可開始優(yōu)化過程。優(yōu)化結(jié)束后，優(yōu)化窗口中給出最終優(yōu)化結(jié)果，如圖3所示。
由圖3可見，系統(tǒng)共進(jìn)行了三次迭代，自動(dòng)調(diào)用了9次電路模擬程序。當(dāng)3個(gè)待調(diào)整的元器件參數(shù)分別取ag=0.476062；afc=0.457928；abw=0.702911時(shí)，可以使3個(gè)設(shè)計(jì)指標(biāo)達(dá)到g=10.3499，fc=9.98953，bw=1.00777。
可見，對電路進(jìn)行優(yōu)化設(shè)計(jì)后，電路指標(biāo)均能滿足設(shè)計(jì)要求。另外，完成優(yōu)化設(shè)計(jì)后，還可以從不同角度顯示和分析優(yōu)化結(jié)果。
4. 結(jié)束語
從上面的例子可以看出，當(dāng)電路的功能已經(jīng)大致完成，但仍需要對一些指標(biāo)進(jìn)行優(yōu)化，這時(shí)調(diào)用pspice optimizer來完成這一優(yōu)化過程是相當(dāng)方便的。如果用戶能夠觀察出具體是什么因素影響了電路的某項(xiàng)性能，從而知道調(diào)節(jié)哪些參數(shù)可使該性能更加理想；那么，應(yīng)用pspice optimizer對該電路進(jìn)行調(diào)整也是完全合適的。
需要強(qiáng)調(diào)的是，pspice optimizer的自動(dòng)化設(shè)計(jì)程度也是相對的，如果所設(shè)計(jì)的電路距離它的基本功能還相差甚遠(yuǎn)的話，用pspice optimizer來進(jìn)行優(yōu)化設(shè)計(jì)是很難達(dá)到理想效果的。同時(shí)它不能創(chuàng)建電路，不能對電路中的敏感元素進(jìn)行優(yōu)化設(shè)計(jì)。
論文出處(作者):
智能傳感器與現(xiàn)代汽車電子
多核嵌入式處理技術(shù)推動(dòng)汽車技術(shù)發(fā)展
【基于OrCAD/PSpice9的電路優(yōu)化設(shè)計(jì)】相關(guān)文章：
脈寬調(diào)制信號電路設(shè)計(jì)報(bào)告05-13
變電站接地網(wǎng)優(yōu)化設(shè)計(jì)08-24
基于web的異地并行設(shè)計(jì)與制造系統(tǒng)研究06-02
基于勝任力的企業(yè)個(gè)體績效管理流程設(shè)計(jì)06-03
基于ＣＳ管理的房地產(chǎn)企業(yè)開發(fā)設(shè)計(jì)06-04
基于PLC的斷路器型式試驗(yàn)系統(tǒng)設(shè)計(jì)03-10
優(yōu)化小學(xué)數(shù)學(xué)作業(yè)設(shè)計(jì)的研究開題報(bào)告08-18
鐵路短區(qū)間特殊站間聯(lián)系電路設(shè)計(jì)06-14
基于電話網(wǎng)絡(luò)的熱網(wǎng)遠(yuǎn)程控制系統(tǒng)設(shè)計(jì)05-11