多分辨率圖像實時采集系統的FPGA邏輯設計

多分辨率圖像實時采集系統的FPGA邏輯設計

摘要：提出了一種基于FPGA的實時、多分辨率圖像采集系統的控制邏輯設計方案；并對其中的圖像數據預處理和幀存乒乓刷新機制這兩個關鍵技術進行了闡述；為了驗證圖像采集系統在整個圖像處理系統中所起的作用，還對圖像壓縮系統的幀率進行了比較實驗。實驗結果表明，設計并實現的圖像采集系統不僅運行穩定，而且顯著提高了圖像處理系統的整體性能。

隨著數字多媒體技術的不斷發展，數字圖像處理技術被廣泛應用于可視電話、電視會議、監控系統等各種民用、商用及工業生產領域中。但在這些數字圖像處理系統中，一個突出的問題就是數據量龐大，特別是在圖像幀率及分辨率要求比較高的場合下，僅用專用的視頻壓縮芯片（Video ASIC）、專用的視頻信號處理器(Video DSP)或通用的高性能數字信號處理芯片（DSP），均無法獲得令人滿意的效果。為此，人們提出了多種解決方案，其中比較有代表性的方案有以下兩種：

一是在中央控制器的調度下，兩片或多片圖像處理主芯片并行對圖像進行處理。

二是整個圖像處理系統由圖像采集系統和圖像壓縮系統組成，其中圖像采集系統負責接收原始的圖像數據并對其進行一定的預處理；圖像壓縮系統負責接收圖像采集系統預處理后的數據并進行壓縮。

本文將基于第二種方案，分析其中圖像采集系統的控制邏輯設計思想；并結合圖像壓縮算法的需求，著重介紹圖像數據預處理的控制流程及實現方法；最后通過實驗，對預處理前后圖像處理系統的效率進行比較分析。

1 圖像采集系統的結構及工作原理

本文以高性能、高集成度、低功耗系列FPGA作為核心部件，利用FPGA的在系統可編程以及控制邏輯實現方式靈活等特點，設計出圖像采集系統。該系統能夠滿足多分辨率灰度和彩色圖像的實時壓縮處理要求，其硬件結構如圖1所示，主要包括A/D轉換部分、幀存部分和核心控制部分。下面分別對這三個部分進行介紹。

1.1 A/D轉換部分

A/D轉換部分即圖1中的視頻解碼器，用來完成模擬視頻信號到數字信號的轉換，產生復合的YUV數據流，并送入采集系統的FPGA中。

A/D轉換部分所選用的視頻解碼器是Philips公司的視頻A/D芯片SAA7111A_4，它不僅具有自動場頻檢測牧場 生而且其場同步參考信號VREF、行同步參考信號HREF、奇偶場標志信號RTS0、像素時鐘信號LLC2幸免可從芯片的輸出管腳直接得到，從而簡化了時鐘鎖相與同步功能模塊的設計，使整個系統的性能和穩定性均有所提高，同時減少了整個系統的功耗[2]。

1.2 幀存部分

幀存部分采用雙幀存結構，包括圖1中的幀存A與幀存B，每個幀存由兩片IDT71V424 SRAM構成，能夠存放720X576分辨率的一幀YUV圖像數據。由于采用了乒乓機制，這種結構能夠使圖像數據的采集與壓縮并行，從而提高圖像的壓縮幀率。

1.3 核心控制部分

采集系統的核心控制部分即圖1中的FPGA。首先對A/D轉換部分的輸出數據流進行一定的預處理；其次將預處理后的數據在幀存乒乓、刷新機帛的控制下寫入適當幀存中；最后完成與圖像壓縮系統的接口控制，即適時幀存的控制權轉交給圖像壓縮系統，由圖像壓縮系統將幀存中的數據讀出后釋放幀存的控制權。另外本部分還負責接收用戶輸入的圖像分辨率、色彩以及相應壓縮碼流傳輸信道的帶寬等控制信息，并在這些信息發生變化時用中斷的方式通知圖像壓縮系統。

核心控制部分所選用的FPGA為Xilinx公司的Virtex-100E繁列，它具有10萬等效系統門，系統時鐘頻率可達240MHz，用戶可用的I/O管腳有196個，核電壓為1.8V，峰值功耗較低[3]。

1.3.1 圖像采集系統控制邏輯功能框圖

圖像采集系統控制邏輯框圖如圖2所示。①作為采集系統核心控制邏輯的主控模塊，用來調用②～⑥各子功能模塊。子功能模塊②是整個控制邏輯執行的起點，它根據I2C協議來配置視頻解碼器，并且只有I2C配置過程結束后，才能啟動其它子功能模塊的運行。子功能模塊③用于完成圖像采集系統與圖像壓縮系統的交互。子功能模塊④～⑥用于完成圖像采集、預處理、存儲控制等功能。下邊介紹介紹各子模塊的設計思想。

1.3.2 基于I2C配置視頻解碼器

視頻解碼器的初始化配置是由FPGA通過I2C總線完成的，主要包括對視頻解碼器的工作模式、輸出行場同步參考信號的時序關系以及輸出數字信號的格式等進行的設置。

1.3.3 與圖像壓縮系統握手

為了確保圖像壓縮系統與圖像采集系統的同步、需要在FPGA中實現兩者之間的握手機制，主要是接收圖像壓縮系統請示幀存控制權和釋放幀存控制權的信號，并根據FPGA內部邏輯的當前運行狀態進行響應。

1.3.4 原始圖像數據采集

在一幀圖像數據的采集過程中，最重要的就是對一幀圖像數據開始和結束時刻的判斷。在仔細研究了SAA7111A_4所提供的同步信號（奇偶場標識信號RTS0

【多分辨率圖像實時采集系統的FPGA邏輯設計】相關文章：

基于J2EE的遠動系統Web實時曲線的研究05-11

飛機艙音背景聲特征實時分析系統開發及應用05-05

高性能數據采集系統芯片LM12H458及其應用05-28

醫學圖像領域中數字圖像處理的應用論文04-19

談地理圖像投影導學法08-21

適應實時多任務的微控制器高效指令支持05-29

嵌入式實時網絡通信技術淺析論文（精選7篇）07-26

局域網數據庫環境下數據采集及處理05-08

善的意志有多善？05-29

前臺mis治理系統06-04