1. <tt id="5hhch"><source id="5hhch"></source></tt>
    1. <xmp id="5hhch"></xmp>

  2. <xmp id="5hhch"><rt id="5hhch"></rt></xmp>

    <rp id="5hhch"></rp>
        <dfn id="5hhch"></dfn>

      1. 實現直接數字頻率合成器的三種技術方案

        時間:2024-10-15 02:39:53 理工畢業論文 我要投稿
        • 相關推薦

        實現直接數字頻率合成器的三種技術方案

        摘要:討論了DDS的工作原理及性能性點,介紹了目前實現DDS常用的三種技術方案,并對各方案的特點作了簡單的說明。

        1971年,美國學者J.Tierney等人撰寫的“A Digital Frequency Synthesizer”-文首次提出了以全數字技術,從相位概念出發直接合成所需波形的一種新給 成原理。限于當時的技術和器件產,它的性牟指標尚不能與已有的技術盯比,故未受到重視。近1年間,隨著微電子技術的迅速發展,直接數字頻率合成器(Direct Digital Frequency Synthesis簡稱DDS或DDFS)得到了飛速的發展,它以有別于其它頻率合成方法的優越性能和特點成為現代頻率合成技術中的姣姣者。具體體現在相對帶寬寬、頻率轉換時間短、頻率分辨率高、輸出相位連續、可產生寬帶正交信號及其他多種調制信號、可編程和全數字化、控制靈活方便等方面,并具有極高的性價比。

        1 DDS基本原理及性能特點

        DDS的基本大批量是利用采樣定量,通過查表法產生波形。DDS的結構有很多種,其基本的電路原理可用圖1來表示。

        相位累加器由N位加法器與N位累加寄存器級聯構成。每來一個時鐘脈沖fs,加法器將控制字k與累加寄存器輸出的累加相位數據相加,把相加后的結果送到累加寄存器的數據輸入端,以使加法器在下一個時鐘脈沖的作用下繼續與頻率控制字相加。這樣,相位累加器在時鐘作用下,不斷對頻率控制字進行線性相位加累加。由此可以看出,相位累加器在每一個中輸入時,把頻率控制字累加一次,相位累加器輸出的數據就是合成信號的相位,相位累加器的出頻率就是DDS輸出的信號頻率。

        用相位累加器輸出的數據作為波形存儲器(ROM)的相位取樣地址。這樣就可把存儲在波形存儲器內的波形抽樣值(二進制編碼)經查找表查出,完成相位到幅值轉換。波形存儲器的輸出送到D/A轉換器,D/A轉換器將數字量形式的波形幅值轉換成所要求合成頻率的模擬量形式信號。低通濾波器用于濾除不需要的取樣分量,以便輸出頻譜純凈的正弦波信號。

        DDS在相對帶寬、頻率轉換時間、高分頭放力、相位連續性、正交輸出以及集成化等一系列性能指標方面遠遠超過了傳統頻率合成技術所能達到的水平,為系統提供了優于模擬信號源的性能。

        (1)輸出頻率相對帶寬較寬

        輸出頻率帶寬為50%fs(理論值)。但考慮到低通濾波器的特性和設計難度以及對輸出信號雜散的抑制,實際的輸出頻率帶寬仍能達到40%fs。

        (2)頻率轉換時間短

        DDS是一個開環系統,無任何反饋環節,這種結構使得DDS的頻率轉換時間極短。事實上,在DDS的頻率控制字改變之后,需經過一個時鐘周期之后按照新的相位增量累加,才能實現頻率的轉換。因此,頻率時間等于頻率控制字的傳輸,也就是一個時鐘周期的時間。時鐘頻率越高,轉換時間越短。DDS的頻率轉換時間可達納秒數量級,比使用其它的頻率合成方法都要短數個數量級。

        (3)頻率分辨率極高

        若時鐘fs的頻率不變,DDS的頻率分辨率就是則相位累加器的位數N決定。只要增加相位累加器的位數N即可獲得任意小的頻率分辨率。目前,大多數DDS的分辨率在1Hz數量級,許多小于1mHz甚至更小。

        (4)相位變化連續

        改變DDS輸出頻率,實際上改變的每一個時鐘周期的相位增量,相位函數的曲線是連續的,只是在改變頻率的瞬間其頻率發生了突變,因而保持了信號相位的連續性。

        (5)輸出波形的靈活性

        只要在DDS內部加上相應控制如調頻控制FM、調相控制PM和調幅控制AM,即可以方便靈活地實現調頻、調相和調幅功能,產生FSK、PSK、ASK和MSK等信號。另外,只要在DDS的波形存儲器存放不同波形數據,就可以實現各種波形輸出,如三角波、鋸齒波和矩形波甚至是任意的波形。當DDS的波形存儲器分別存放正弦和余弦函數表時,既可得到正交的兩路輸出。

        (6)其他優點

        由于DDS中幾乎所有部件都屬于數字電路,易于集成,功耗低、體積小、重量輕、可靠性高,且易于程控,使用相當靈活,因此性價比極高。

        DDS也有局限性,主要表現在:

        (1)輸出頻帶范圍有限

        由于DDS內部DAC和波形存儲器(ROM)的工作速度限制,使得DDS輸出的最高頻有限。目前市場上采用CMOS、TTL、ECL工藝制作的DDS工習片,工作頻率一般在幾十MHz至400MHz左右。采用GaAs工藝的DDS芯片工作頻率可達2GHz左右。

        (2)輸出雜散大

        由于DDS采用全數字結構,不可避免地引入了雜散。其來源主要有三個:相位累加器相位舍位誤差造成的雜散;幅度量化誤差(由存儲器有限字長引起)造成的雜散和DAC非理想特性造成的雜散。

        2 實現DDS的三種技術方案

        2.1 采用高性能DDS單片電路的解決方案

        隨著微電子技術的飛速發展,目前高超 性能優良的DDS產品不斷推出,主要有Qualcomm、AD、Sciteg和Stanford等公司單片電路(monolithic)。Qualcomm公司推出了DDS系列Q2220、Q2230、Q2334、Q2240、Q2368,其中Q2368的時鐘頻率為130MHz,分辨率為0.03Hz,雜散控制為-76dBc,變頻時間為0.1μs;美國AD公司也相繼推出了他們的DDS系列:AD9850、AD9851、可以實現線性調頻的AD9852、兩路正交輸出的AD9854以及以DDS為核心的QPSK調制器AD9853、數字上變頻器AD9856和AD9857.AD公司的DDS系列產品以其較高的性能價格比,目前取得了極為廣泛的應用。AD公司的常用DDS芯片選用列表見表1.下面僅對比較常用的AD9850芯片作一簡單介紹。

        表1 AD公司的常用DDS芯片選用列表

        型 號最大工作(MHz)工作電壓(V)最大功耗(mw)備 注AD9832253.3/5120小型封裝,串行輸入,內置D/A轉換器

        實現直接數字頻率合成器的三種技術方案

        【實現直接數字頻率合成器的三種技術方案】相關文章:

        基于FPGA的直接數字頻率合成器的設計和實現03-19

        數字頻率合成器的FPGA實現03-07

        新型數字化可編程頻率合成器03-19

        鍵控技術的數字實現與發展03-21

        基于Delta-Sigma調制的分數頻率合成器的研究03-07

        數字下變頻技術的研究及其FPGA實現03-07

        MPEG-4視頻數字水印技術的設計與實現03-18

        數字電視衛星信號的搜索方案的研究與實現03-07

        數字圖像水印的分析與實現11-23

        国产高潮无套免费视频_久久九九兔免费精品6_99精品热6080YY久久_国产91久久久久久无码

        1. <tt id="5hhch"><source id="5hhch"></source></tt>
          1. <xmp id="5hhch"></xmp>

        2. <xmp id="5hhch"><rt id="5hhch"></rt></xmp>

          <rp id="5hhch"></rp>
              <dfn id="5hhch"></dfn>