1. <tt id="5hhch"><source id="5hhch"></source></tt>
    1. <xmp id="5hhch"></xmp>

  2. <xmp id="5hhch"><rt id="5hhch"></rt></xmp>

    <rp id="5hhch"></rp>
        <dfn id="5hhch"></dfn>

      1. 嵌入式系統中FPGA的被動串行配置方式

        時間:2024-06-13 03:46:24 理工畢業論文 我要投稿
        • 相關推薦

        嵌入式系統中FPGA的被動串行配置方式

        摘要:介紹一種在嵌放式系統中使用微處理器被動串行配置方式實現對FPGA配置的方案,將系統程序及配置文件存在系統Flash中,利用微處理器的I/O口產生配置時序,省去配置器件;討論FPGA的各種配置方式及各種配置文件的使用;詳述被動串行配置的時序及在嵌入式系統中實現的軟硬件設計;說明本方案的優越性及應用前景。

        隨著信息時代的到來,嵌入式系統成為繼IT網絡技術之后又一個新的技術發展方向。嵌入式系統以其功能強、體積小、功耗低、可靠性高以及面向行業應用的突出特征,廣泛應用于各個領域。

        現場可編程門陣列FPGA(Field Programmable Gate Array)是一種高密度可編程邏輯器件,其邏輯功能的實現是通過把設計生成的數據文件配置進芯片內部的靜態配置數據存儲器(SRAM)來完成的,具有可重復編程性,可以靈活實現各種邏輯功能。FPGA的這種特性使其在現代電子系統設計中得到了廣泛應用;赟RAM工藝的FPGA是易失性的,系統掉電以后其內部配置數據將丟失,因此需要外接ROM保存其配置數據。FPGA的配置是有時序要求的,如果FPGA本身不能控制配置時序,就需要有外部配置器件來進行時序控制。以Altera公司的系列FPGA為例,其本身不能控制配置時序,就有專用的EPC系列配置器件供其使用。在含有微處理器(MPU或MCU)的系統中(如嵌入式系統),可以使用微處理器產生配置時序,將保存在系統RO風吹草動的配置數據置入FPGA。與前面一種方案相比,該方案不僅節省了成本,更縮小了系統體積。在對成本和體積敏感的系統中,該方案非常適用。

        在某手持式通信設備的設計中,使用了嵌入式系統和FPGA完成了系統功能。嵌入式微處理器采用Samsung公司的ARM7TDMI系列處理器S3C44B0X;FPGA采用Alrera公司的APEX 20K系列EP20K200E,使用S3C44B0X完成了對EP20K200E的配置,取得了良好效果。本文對其實現方法予以介紹。

        1 ARM嵌入式處理器S3C4480X簡介

        S3C44B0X是Samsung公司專為手持設備和一般應用而設計的高性價比和高性能的嵌入式處理器。其突出特點它的CPU核采用ARM公司的16/32位ARM7TDMI RISC內核,0.25μm CMOS工藝制造,主頻最高可達66MHz,存儲器尋址空間達256MB。由于其成本和功耗低,特別適合對成本敏感和功能敏感的應用場合,如PDA、GPS、LCD Game、E-Book等。

        2 APEX 20K系列FPGA配置方式及配置文件

        2.1 配置方式介紹

        Altera公司的APEX 20K系列FPGA可以使用以下方式進行配;

        ①使用專用配置器件,如EPC16、EPC8、EPC2、EPC1、EPC1441;

        ②被動串行方式(PS),使用微處理器的串行步接口或ByteBlaster下載電纜;

        ③被動并行同步方式(PPS),使用微處理器的并行同步接口;

        ④被動并行異步方式(PPA),使用微處理器的并行異步接口;

        ⑤邊界掃描方式(JTAG),使用JTAG下載電纜。

        使用方式①時,需要首先使用下載電纜將計算機生成的FPGA配置文件燒入EPC配置器件中,然后由EPC配置器件控制配置時序對FPGA進行配置,一次燒寫即可重復使用。使用方式②、③、④時,配置文件事先以二進制形式保存在系統ROM中,可以脫離開計算機重復使用。若使用方②、③、④時,配置文件事先以二進制形式保存在系統ROM中,可以脫離開計算機重復使用。若使用方式②,微處理器將配置數據以串行(比特流)方式送給FPGA,在配置時鐘驅動下完成配置。若使用方式③,微處理器將配置數據以并行(字節)方式送給FPGA,由FPGA在其內部將并行數據轉換成串行數據,該串行化的過程需要外部配置時鐘的驅動。在配置時鐘速率相同的情況下,方式②、③所用的配置時間幾乎相同,但方式②的接口要比方式③簡單,若使用方式④,微處理器仍將配置數據以并行方式送給FPGA,在FPGA內部完成數據串行化;與方式③不同的是,該過程不需要外部配置時鐘的驅動,但其接口更復雜,并且需要進行地址譯碼,增加了系統的復雜程度,一般很少采用。使用方式⑤時需要計算機的配合,無法在最終的實際系統中脫機使用,此處不予討論。

        通過上述討論可以看出,在使用APEX 20K系列FPGA開發實際應用系統,特別是要形成某種產品時,如果系統中不含微處理器,只能使用方式①;若系統中含有微處理器,方式①、②、③、④都可以使用,但②、③、④可以發現,方式②的接口最簡單,實現起來比其它兩種方式都方便因而在含有微處理器的系統中得到了廣泛應用,本通信系統的設計中即采用了該方式。

        2.2 配置文件的使用

        Altera公司的開發工具Quartus II及MAX PLUS II可以生成多種格式的配置文件,針對不同的配置方式要使用不同格式的配置文件。設計項目編譯以后會自動生成.sof文件和.pof文件。其中.pof文件在配置方式①使用專用配置器件時使用,.sof文件用于通過連接在計算機上的下載電纜直接對FPGA進行配置的場合,配置方式可以是JTAG方式或PS方式中使用ByteBlaster下載電纜的情況。基于.sof文件還可以生成.hex、.rbf和.ttf文件。.hex文件是Intel Hex格式的ASCII碼文件,第三方的編程器可以使用這種格式的文件對Altera公司的配置器件進行編程。.rbf文件是二進制文件,1字節的rbf數據包含8bit的配置數據,使用時將其存入ROM中。微處理

        【嵌入式系統中FPGA的被動串行配置方式】相關文章:

        PSD813F2在FPGA配置中的應用12-06

        利用SPD實現嵌入式系統中內存的自動識別和配置03-18

        FPGA器件的在線配置方法03-18

        探索PSD813F2在FPGA配置中的應用03-18

        嵌入式系統中的CACHE問題03-19

        嵌入式Linux系統中的GUI系統的研究與移植03-18

        CDMA系統中串行干擾抵消檢測技術的研究03-07

        FPGA在波分復用系統光監控信道中的應用03-08

        嵌入式系統中的Flash存儲管理03-18

        国产高潮无套免费视频_久久九九兔免费精品6_99精品热6080YY久久_国产91久久久久久无码

        1. <tt id="5hhch"><source id="5hhch"></source></tt>
          1. <xmp id="5hhch"></xmp>

        2. <xmp id="5hhch"><rt id="5hhch"></rt></xmp>

          <rp id="5hhch"></rp>
              <dfn id="5hhch"></dfn>