CPLD器件在時間統一系統中的應用

CPLD器件在時間統一系統中的應用

引 言

　　隨著電子技術的發展，對遙測信號的幀結構的可編程度、集成度的要求越來越高，用于時間統一系統的B碼源的設計也趨于高度集成化。為了適應現代靶場試驗任務的要求，我們采用Altera的CPLD器件，將用于產生B碼的各種門電路集成在一個芯片，通過高度集成的系統可以用于產生標準的串行時間碼向測量設備發送，測量設備對接收到的B碼進行解調能產生出系統所需的絕對時間和各種控制信號。此B碼產生系統可作為基地設備檢測調試用，也可作實踐教學設備。

圖1 IRIG-B（DC）時間碼格式

1 IRIG-B碼介紹

　　在靶場試驗中隨著設備所需信息量的增加，對標準化時統設備要求也就越來越高，其中關鍵的問題之一就是選用什么樣的時間碼。IRIG-B(美國靶場儀器組-B 型格式)DC時間碼以其實際優越性能，成為時統設備首選的標準碼型。

　　IRIG（Inter-Range Instrumentation Group）是美國靶場司令部委員會的下屬機構，稱為"靶場時間組"。IRIG時間標準有兩大類：一類是并行時間碼格式，這類碼由于是并行格式，傳輸距離較近，且是二進制，因此遠不如串行格式廣泛；另一類是串行時間碼，共有六種格式，即A、B、D、E、G、H。它們的主要差別是時間碼的幀速率不同。B碼的主要特點是時幀速率為1幀/s；攜帶信息量大，經譯碼后可獲得1、10、100、1000 c/s的脈沖信號和BCD編碼的時間信息及控制功能信息；高分辨率；調制后的B碼帶寬，適用于遠距離傳輸；分直流、交流兩種；具有接口標準化，國際通用。IRIG-B（DC）時間碼格式如圖1所示。其幀速率為1幀/s，可將1幀(1s)分為10個字，每字為10位，每位的周期均為10 ms。每位都以高電平開始，其持續時間分為3種類型：2 ms(如二進制"0"碼和索引標志) 、5 ms（如二進制"1"碼）和8 ms（如參考碼元，即每秒開始的第一字的第一位；位置標志P0～P9，即每個字的第十位）。第一個字傳送的s是信息，第二個字是min信息，第三個字是h信息，第四、五個字是d（從1月1日開始計算的年積日）。另外，在第八個字和第十個字中分別有3位表示上站和分站的特標控制碼元(參考圖1)。

2 硬件電路設計

　　B碼信號是否正確,是否被正確地解調出來,關鍵在于能否按照B碼的變化規律產生預置信號。本課題的難點在于按照其本身的變化規律安排好產生B碼的各種時序。

　　用9個十進制計數器級聯組成時鐘電路，用來產生時間信號--天、時、分、秒信號。四種信號經過緩存后順序送入并串轉換電路，將并行碼串行輸出，由7個產生時序脈沖的4017級聯產生B碼所需的三種脈沖形式，經過邏輯門的控制將串行輸出的時間碼轉化成B碼。將所有計數器、緩存器、并串轉換電路、時序脈沖產生器、各種邏輯門等集成到可編程器件(CPLD)中，即用將一個完整的系統集成到一個芯片中。外圍電路只需一個時鐘電路和上電置數電路即可。由于采用了可編程器件,用軟件編程可以把一個硬件系統集成到一個芯片中，大大簡化了硬件電路，并且可以對芯片內部的電路進行仿真和多次編程，調試起來很方便。

　　根據確定的方案，設計的硬件電路如圖 2所示。可編程器件EPM7128SLC84-15內部電路如圖3所示。

硬件電路由可編程芯片、主時鐘、置數電路三部分組成。芯片內部電路由365進制計數器、緩沖電路、并串轉換電路、時序脈沖發生器及邏輯門控制電路組成。

　　圖2中，置數電路將預置好的時間置入，使得芯片內部的365進制計數器從此時刻開始計數。主時鐘是頻率為10 MHz的晶振，作為芯片內部時序脈沖發生器的時鐘信號。可編程芯片內部電路設計是本課題設計的核心。圖 3中，時序脈沖發生器由七級4017級聯而成，由外輸入時鐘作為第一級的時鐘。第七級產生的秒信號作為365進制計數器的時鐘，該計數器組由九個十進制同步計數器74LS162組成，輸出7位二進制形式的秒信號，7位分信號，6位時信號，10位天信號（分為低八位和高二位天信號兩組）。輸出的時間信號送至緩沖器，

【CPLD器件在時間統一系統中的應用】相關文章：

CPLD器件的在系統動態配置03-20

CPLD在DSP系統中的應用設計03-18

CPLD在發射機控制保護系統中的應用03-18

零功耗超快速CPLD器件ispMACH4000Z及其應用03-20

基于CPLD的系統中I2C總線的設計03-18

I2C器件接口IP核的CPLD設計03-20

AVC系統在電網EMS中的應用03-20

談門禁系統在地鐵中的應用03-20

淺談門禁系統在地鐵中的應用03-08