1. <tt id="5hhch"><source id="5hhch"></source></tt>
    1. <xmp id="5hhch"></xmp>

  2. <xmp id="5hhch"><rt id="5hhch"></rt></xmp>

    <rp id="5hhch"></rp>
        <dfn id="5hhch"></dfn>

      1. 華為硬件筆試試題

        時間:2020-12-11 13:30:47 筆試經驗 我要投稿

        華為硬件筆試試題

          華為硬件題目

        華為硬件筆試試題

          一 選擇

          1.微分電路

          2.CISC,RISC

          答:CISC(復雜指令集計算機)和RISC(精簡指令集計算機)是前CPU 的兩種架構。早期的CPU全部是CISC架構,它的設計目的是要用最少的機器語言指令來完成所需的計算任務。 CISC(Complex Instruction Set Computer)結構有其固有的缺點,CISC 指令集的各種指令中,其使用頻率卻相差懸殊,大約有20%的指令會被反復使用,占整個程序代碼的80%。而余下的80%的指令卻不經常使用,在程序設計中只占20%,顯然,這種結構是不太合理的'。RISC 并非只是簡單地去減少指令,而是把著眼點放在了如何使計算機的結構更加簡單合理地提高運算速度上。RISC 結構優先選取使用頻最高的簡單指令,避免復雜指令;將指令長度固定,指令格式和尋地方式種類減少;以控制邏輯為主,不用或少用微碼控制等措施來達到上述目的。

          到目前為止,RISC體系結構也還沒有嚴格的定義,一般認為,RISC 體系結構應具有如下特點:

          采用固定長度的指令格式,指令歸整、簡單、基本尋址方式有2~3種。

          使用單周期指令,便于流水線操作執行。

          大量使用寄存器,數據處理指令只對寄存器進行操作,只有加載/ 存儲指令可以訪問存儲器,

          以提高指令的執行效率。當然,和CISC 架構相比較,盡管RISC 架構有上述的優點,但決不能認為RISC 架構就可以取代CISC 架構,事實上,RISC 和CISC 各有優勢,而且界限并不那么明顯,F代的CPU 往往采CISC 的外圍,內部加入了RISC 的特性,如超長指令集CPU 就是融合了RISC 和CISC 的優勢,成為未來的CPU 發展方向之一

        【華為硬件筆試試題】相關文章:

        華為硬件筆試題考點分析08-22

        華為硬件面試題08-22

        中興硬件筆試題08-29

        華為面試筆試題08-19

        華為筆試題2017答案07-20

        華為2017筆試題08-16

        華為認證筆試題大全11-09

        華為認證筆試試題12-21

        華為招聘筆試題目02-11

        華為的Java筆試題07-31

        国产高潮无套免费视频_久久九九兔免费精品6_99精品热6080YY久久_国产91久久久久久无码

        1. <tt id="5hhch"><source id="5hhch"></source></tt>
          1. <xmp id="5hhch"></xmp>

        2. <xmp id="5hhch"><rt id="5hhch"></rt></xmp>

          <rp id="5hhch"></rp>
              <dfn id="5hhch"></dfn>